鑒于摩爾定律的效能逐漸減弱，芯片制造商紛紛探索新策略提升處理器性能，如推動(dòng)架構(gòu)創(chuàng)新，加大芯片面積，采用多芯乃至晶圓級(jí)芯片等方案，如美商Cerebras推出的WSE系列AI芯片。近期，中國科學(xué)院計(jì)算技術(shù)研究所的專家在《基礎(chǔ)研究》期刊發(fā)布了一篇論文，深入剖析了光刻與小芯片Chiplet的局限性，并提出了一種新的大芯片結(jié)構(gòu)概念，即Zhejiang。此款產(chǎn)品是一經(jīng)研發(fā)的具備256顆核心的多芯計(jì)算復(fù)合體。

值得關(guān)注的是，中國科學(xué)院計(jì)算技術(shù)研究所還打算將這款基于RISC-V架構(gòu)的大芯片進(jìn)階為擁有1600顆核心的巨無霸計(jì)算設(shè)備。

根據(jù)目前所探知的信息，Zhejiang是一個(gè)由16個(gè)小芯片構(gòu)成，其中每片均包含16個(gè)RISC-V內(nèi)核。研究人員指出，可以在單一獨(dú)立組件內(nèi)增加100片這樣的小芯片，之前我司將這種設(shè)備稱為插槽，但現(xiàn)在看來它更像一個(gè)系統(tǒng)板。關(guān)于這100片小芯片將如何搭配以及各片將支持何種內(nèi)存結(jié)構(gòu)（因?yàn)橛?600個(gè)內(nèi)核）仍有待觀察。

以下是Zhejiang RISC-V小芯片的框圖：

以下是如何使用中介層將16個(gè)小芯片連接在一起形成具有共享內(nèi)存的256核計(jì)算復(fù)合體，從而實(shí)現(xiàn)芯片間（D2D）互連：

來自中國科學(xué)院的專家自述，Zhejiang將會(huì)引入22納米制程工藝打造。

有關(guān)大芯片計(jì)算引擎的構(gòu)造問題，專家預(yù)估其零部件數(shù)量將高達(dá)上兆個(gè)，占地達(dá)數(shù)千平方毫米，采用封裝式小芯片或者計(jì)算及儲(chǔ)存單元的晶圓級(jí)整合。針對(duì)百億億次高性能計(jì)算機(jī)及人工智能領(lǐng)域，我們相信中國科學(xué)院極有可能正考慮采用HBM堆疊式DRAM或其他可行的替代品，例如英特爾和SK海力士共同研發(fā)的MCR內(nèi)存。而因?yàn)镽ISC-V內(nèi)核對(duì)本地SRAM有著龐大需求，因此這或許可以減少對(duì)HBM內(nèi)存的依賴，且可借用MCR雙泵浦技術(shù)加快DDR5內(nèi)存運(yùn)行速度。