SC1249 是一款雙通道、14 位、3GSPS 模數(shù)轉(zhuǎn)換器ADC。該器件內(nèi)置片內(nèi)緩沖器和采樣保持 電路，專門針對低功耗、小尺寸和易用性而設(shè)計。該產(chǎn)品設(shè)計支持通信應(yīng)用，能夠?qū)崿F(xiàn)高達(dá) 5GH z 的寬帶寬模擬信號直接采樣。SC1249 在多方面進行了優(yōu)化，其中包括寬輸入帶寬、高采樣速 率、出色的線性度以及小封裝低功耗。 這款雙通道 ADC 內(nèi)核采用多級、差分流水線架構(gòu)，并集成了輸出糾錯邏輯。每個 ADC 均具 有寬帶寬輸入。集成基準(zhǔn)電壓源可簡化設(shè)計考量。模擬輸入和時鐘信號均為差分輸入信號。 SC1249 利用 ADC 的寄存器(0x0245)中的快速檢測控制信號，可編程閾值檢測器可以監(jiān)控輸 入信號功率。如果輸入信號電平超過可編程閾值，快速檢測指示器就會變?yōu)楦唠娖健Ｓ捎谠撻撝?指示器的延遲極短，因此用戶能夠快速調(diào)低系統(tǒng)增益，從而避免 ADC 輸入端出現(xiàn)超量程現(xiàn)象。除 了快速檢測輸出外，SC1249 還具有信號監(jiān)控能力。信號監(jiān)控模塊可提供 ADC 進行數(shù)字化處理信 號的其它信息。 用戶可將 JESD204B（子類 1）的高速串行輸出設(shè)置為各種單通道、雙通道、四通道和八通道 配置，具體取決于接收邏輯器件的可接受通道速率。SYSREF±和 SYNCINB±輸入引腳支持多芯片 同步。 SC1249 具有靈活的關(guān)斷選項，在需要時可以大幅降低功耗。所有這些特性均可通過三線串行 接口(SPI)進行編程。 SC1249 采用 196 引腳 BGA 封裝，額定溫度范圍為?40°C 至+85°C。 產(chǎn)品特色 ? 支持約 5 GHz 的直接射頻(RF)信號采樣。 ? SPI 控制各種產(chǎn)品特性和功能，滿足特定系統(tǒng)要求。 ? 可編程的快速超范圍檢測和信號監(jiān)測。 ? 196 球 BGA 封裝(12mmx12mm) 無需散熱器

操作原理 SC1249 具有兩個模擬輸入通道和八個 JESD204B 輸出通道對。 ADC 能接受的采樣帶寬最高達(dá) 5GHz。SC1249 有著寬輸入帶寬、高采樣率、出色的線性度 及小封裝和低功耗等特點。 雙 ADC 內(nèi)核采用多級差分流水線架構(gòu)，帶有集成的輸出糾錯邏輯。每個 ADC 都具有寬帶寬 輸入，支持各種用戶可選擇的輸入范圍。集成電壓基準(zhǔn)簡化了設(shè)計考慮。 SC1249具有多種功能，可簡化通信接收器中的AGC功能。可編程閾值檢測器允許使用ADC 的快速檢測信號來監(jiān)控輸入信號功率。如果輸入信號電平超過可編程閾值，則快速檢測指示器變 高。由于該閾值指示器具有低延遲，因此用戶可以快速調(diào)低系統(tǒng)增益以避免 ADC 輸入出現(xiàn)超量 程情況。 基于 JESD204B（子類 1）的高速串行輸出數(shù)據(jù)通道可以配置為單通道 (L = 1)、雙通道 (L =2)、 四通道 (L =4) 和八通道 (L = 8) 配置，取決于采樣率和抽取率。通過 SYSREF± 和 SYNCINB±輸 入引腳支持多器件同步。SC1249 中的 SYSREF±引腳還可用作數(shù)據(jù)通過 ADC 并從 JESD204B 接 口輸出時的時鐘指示信號。 ADC 架構(gòu) SC1249 的由一個輸入緩沖流水線 ADC 組成。輸入緩沖器為模擬輸入信號提供端接阻抗。該 終端阻抗設(shè)置為 200Ω。輸入緩沖器針對高線性度、低噪聲和低功耗進行了優(yōu)化。 模擬輸入注意事項 SC1249 的模擬輸入是一個差分緩沖器。緩沖器的內(nèi)部共模電壓為 1.5V。時鐘信號在采樣模 式和保持模式之間交替切換輸入電路。 可以在輸入端放置一個差分電容或兩個單端電容（或兩者的組合）以提供匹配的無源網(wǎng)絡(luò)。 這些電容最終會形成一個低通濾波器，以限制不需要的寬帶噪聲。 通常，精確的前端網(wǎng)絡(luò)組件值取決于應(yīng)用程序。 差分輸入配置 有多種驅(qū)動 SC1249 的方法，可以是主動的，也可以是被動的。通過差分模擬輸入實現(xiàn)最佳 性能。 對于要求 SNR 和 SFDR 關(guān)鍵參數(shù)的應(yīng)用，推薦使用差分變壓器耦合作為輸入配置（見圖 30 和表 7），因為大多數(shù)放大器的噪聲性能不足以實現(xiàn) SC1249 的真實性能。

審核編輯 黃宇