三星1c nm DRAM開發(fā)良率里程碑延期
據(jù)韓媒MoneyToday報道，三星電子已將其1c nm(1-cyano nanometer)DRAM內(nèi)存開發(fā)的良率里程碑時間從原定的2024年底推遲至2025年6月。這一變動可能對三星在HBM4(High Bandwidth Memory 4)內(nèi)存規(guī)劃方面產(chǎn)生影響。
原本，三星電子計劃在2024年12月前將1c nm制程DRAM的良率提升至70%，這是結束開發(fā)工作并進入量產(chǎn)階段所必需的水平。然而，盡管三星在去年底已經(jīng)成功制得1c nm DRAM的良品晶粒，但整體良率并未達到預期要求，導致原定的量產(chǎn)計劃受阻。
此次良率里程碑的延期，反映出半導體制造領域的技術挑戰(zhàn)和不確定性。隨著制程技術的不斷推進，提高良率成為一項日益艱巨的任務。三星作為全球領先的半導體制造商，其1c nm DRAM的開發(fā)進展備受業(yè)界關注。
此次延期可能會對三星的市場競爭力和產(chǎn)品規(guī)劃產(chǎn)生一定影響。不過，三星方面表示將繼續(xù)加大研發(fā)投入，努力提升良率，以確保1c nm DRAM能夠按計劃順利進入量產(chǎn)階段。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
半導體
+關注
關注
335文章
28403瀏覽量
230602 -
DRAM
+關注
關注
40文章
2341瀏覽量
185012 -
制程技術
+關注
關注
1文章
42瀏覽量
11206 -
三星
+關注
關注
1文章
1679瀏覽量
32229
發(fā)布評論請先 登錄
相關推薦
熱點推薦
三星3nm良率僅20%，仍不放棄Exynos 2500處理器，欲打造“十核怪獸”
，導致Exynos 2500良率不佳的原因是，這顆SoC基于三星第二代3nm GAA制程工藝——SF3工藝，然而目前第二代SF3工藝的良
三星在4nm邏輯芯片上實現(xiàn)40%以上的測試良率
似乎遇到了一些問題 。
另一家韓媒《DealSite》當?shù)貢r間17日報道稱，自 1z nm 時期開始出現(xiàn)的電容漏電問題正對三星 1c nm
發(fā)表于 04-18 10:52
三星電子否認1b DRAM重新設計報道
DRAM內(nèi)存產(chǎn)品面臨的良率和性能雙重挑戰(zhàn)，已決定在2024年底對現(xiàn)有的1b nm工藝進行改進，并從頭開始設計新版
三星否認重新設計1b DRAM
問題，在2024年底決定在改進現(xiàn)有1b nm工藝的同時，從頭設計新版1b nm DRAM。 不過，三星
三星電子1c nm內(nèi)存開發(fā)良率里程碑推遲
據(jù)韓媒報道，三星電子已將其1c nm DRAM內(nèi)存開發(fā)的良率
三星重啟1b nm DRAM設計，應對良率與性能挑戰(zhàn)
近日，據(jù)韓媒最新報道，三星電子在面對其12nm級DRAM內(nèi)存產(chǎn)品的良率和性能雙重困境時，已于2024年底作出了重要決策。為了改善現(xiàn)狀，
三星電子計劃在2026年推出最后一代10nm級工藝1d nm
三星電子在最新的內(nèi)存產(chǎn)品路線圖中透露了未來幾年的技術布局。據(jù)透露，三星計劃在2024年率先推出基于1c nm制程的DDR內(nèi)存，該制程將支持高達32Gb的顆粒容量，標志著內(nèi)存性能與密度的
SK海力士開發(fā)出第六代10納米級DDR5 DRAM
SK海力士宣布了一項重大技術突破，成功開發(fā)出全球首款采用第六代10納米級（1c）工藝的16Gb DDR5 DRAM。這一里程碑式的成就標志著SK海力士在半導體存儲技術領域的領先地位。
三星確認平澤P4工廠1c nm DRAM內(nèi)存產(chǎn)線投資
據(jù)韓國媒體最新報道，三星電子已正式確認在平澤P4工廠投資建設先進的1c nm DRAM內(nèi)存產(chǎn)線，并預計該產(chǎn)線將于明年6月正式投入運營。這一舉措標志著
三星將為DeepX量產(chǎn)5nm AI芯片DX-M1
人工智能半導體領域的創(chuàng)新者DeepX宣布，其第一代AI芯片DX-M1即將進入量產(chǎn)階段。這一里程碑式的進展得益于與三星電子代工設計公司Gaonchips的緊密合作。雙方已正式簽署量產(chǎn)合同，標志著DeepX的5
三星3nm芯片良率低迷，量產(chǎn)前景不明
近期，三星電子在半導體制造領域遭遇挑戰(zhàn)，其最新的Exynos 2500芯片在3nm工藝上的生產(chǎn)良率持續(xù)低迷，目前仍低于20%，遠低于行業(yè)通常要求的60%量產(chǎn)標準。這一情況引發(fā)了業(yè)界對
三星第五代DDR產(chǎn)品良率不達標
據(jù)報道，三星電子在最新的半導體技術探索中遭遇了挑戰(zhàn)。其第五代10nm級（1b）制程DRAM的良率
傳三星電子12nm級DRAM內(nèi)存良率不足五成
近日，據(jù)韓國媒體報道，三星在其1b nm（即12nm級）DRAM內(nèi)存生產(chǎn)過程中遇到了良
三星已成功開發(fā)16層3D DRAM芯片
在近日舉行的IEEE IMW 2024活動上，三星DRAM部門的執(zhí)行副總裁Siwoo Lee宣布了一個重要里程碑：三星已與其他公司合作，成功研發(fā)出16層3D
三星電子考慮采用1c nm DRAM裸片生產(chǎn)HBM4內(nèi)存
早前在Memcon 2024行業(yè)會議上，三星電子代表曾表示，該公司計劃在年底前實現(xiàn)對1c納米制程的大規(guī)模生產(chǎn)；而關于HBM4，他們預見在明年會完成研發(fā)，并在2026年開始量產(chǎn)。
工商網(wǎng)監(jiān)
評論