芯片開發(fā)者常面臨極高設(shè)計(jì)復(fù)雜度與縮短產(chǎn)品上市時(shí)間的雙重壓力。任何有助于提升設(shè)計(jì)開發(fā)效率、加速?zèng)Q策制定速度以及推進(jìn)其他進(jìn)度的舉措，都能為開發(fā)者解燃眉之急。

近年來，人工智能（AI）的出現(xiàn)帶來了轉(zhuǎn)機(jī)。

新思科技作為人工智能驅(qū)動(dòng)的電子設(shè)計(jì)自動(dòng)化（EDA）領(lǐng)域先驅(qū)，近期通過原生集成DSO.ai，進(jìn)一步增強(qiáng)了Fusion Compiler的人工智能能力。憑借人工智能驅(qū)動(dòng)的動(dòng)態(tài)自適應(yīng)流程，該解決方案能夠自動(dòng)決策，優(yōu)化功耗、性能和面積（PPA），并更快地提供更優(yōu)結(jié)果。

實(shí)現(xiàn)RTL-GDSII流程自動(dòng)化

以往，大公司與設(shè)計(jì)公司會(huì)組建集中團(tuán)隊(duì)，為所有設(shè)計(jì)打造統(tǒng)一流程。但這種流程要兼顧各類設(shè)計(jì)，對簡單設(shè)計(jì)分區(qū)來說往往過于復(fù)雜，而對于要求嚴(yán)格的設(shè)計(jì)分區(qū)又調(diào)優(yōu)不足。此外，設(shè)計(jì)團(tuán)隊(duì)必須遵循特定的應(yīng)用設(shè)置，在設(shè)計(jì)實(shí)施中調(diào)整設(shè)置的空間有限。

Fusion Compiler全新人工智能驅(qū)動(dòng)的自適應(yīng)流程功能解決了這些難題。它依據(jù)實(shí)時(shí)監(jiān)測動(dòng)態(tài)調(diào)整設(shè)計(jì)流程與引擎啟發(fā)式算法，從而強(qiáng)化了從寄存器傳輸級(jí)（RTL）到圖形數(shù)據(jù)系統(tǒng)II（GDSII）的流程。人工智能可持續(xù)監(jiān)控和調(diào)整流程，確保設(shè)計(jì)收斂，即使初始配置效果不佳也能達(dá)成目標(biāo)。

人工智能并非預(yù)先固定流程順序，而是根據(jù)當(dāng)前設(shè)計(jì)的獨(dú)特特征與挑戰(zhàn)，智能動(dòng)態(tài)地調(diào)整引擎和流程。無論是在主要流程步驟間，還是外部代理無法觸及的子流程步驟內(nèi)，皆可靈活調(diào)整。

通過持續(xù)監(jiān)測設(shè)計(jì)指標(biāo)和趨勢，人工智能可自主執(zhí)行以下操作：

選用其他優(yōu)化啟發(fā)式算法或方法。

執(zhí)行選擇性優(yōu)化步驟，縮短周轉(zhuǎn)時(shí)間。

重排子流程步驟，提升收斂性。

強(qiáng)化子流程步驟，增強(qiáng)應(yīng)對特定設(shè)計(jì)挑戰(zhàn)的強(qiáng)度。

換方法重新執(zhí)行前序步驟，擺脫次優(yōu)結(jié)果。

不斷學(xué)習(xí)和優(yōu)化

驅(qū)動(dòng)自適應(yīng)流程的人工智能在工廠進(jìn)行了預(yù)訓(xùn)練，能快速得出結(jié)果，相比通用人工智能優(yōu)化應(yīng)用，計(jì)算需求降低了5-10倍。而且，實(shí)施后人工智能仍會(huì)持續(xù)學(xué)習(xí)。

人工智能在監(jiān)控設(shè)計(jì)流程并實(shí)時(shí)調(diào)整時(shí)，會(huì)從每次行動(dòng)結(jié)果中汲取經(jīng)驗(yàn)。隨著時(shí)間推移，這能提升其驅(qū)動(dòng)決策與優(yōu)化的準(zhǔn)確性。

另外，若有額外計(jì)算資源，人工智能效率會(huì)更高。它能并行探索多種自適應(yīng)策略，在所有運(yùn)行中橫向拓展其學(xué)習(xí)空間，獲取更廣泛的信息與洞察，助力其在每個(gè)設(shè)計(jì)實(shí)施流程的每個(gè)細(xì)微步驟中掌握最佳優(yōu)化策略。

人工智能的微調(diào)能力遠(yuǎn)超人類，對專家和普通用戶都十分關(guān)鍵。

評估性能改進(jìn)

盡管對比人工智能驅(qū)動(dòng)的流程與專家工程師規(guī)劃的流程頗有難度，但新思科技新推出的自適應(yīng)流程已成效初顯。最新版Fusion Compiler僅用5個(gè)計(jì)算資源，就實(shí)現(xiàn)了功耗降低達(dá)7%、面積縮減達(dá)2%的改進(jìn)。

對于針對高性能計(jì)算（HPC）或移動(dòng)設(shè)計(jì)分區(qū)構(gòu)建了高度優(yōu)化流程的半導(dǎo)體公司，這些改進(jìn)可能會(huì)大幅提升產(chǎn)品質(zhì)量和縮短產(chǎn)品上市時(shí)間。在所有用戶和應(yīng)用場景中，新自適應(yīng)流程達(dá)成PPA目標(biāo)的時(shí)間比現(xiàn)有流程快2-3倍?？蛻粼谠囉眯铝鞒毯?，不僅PPA顯著改善，部署更簡便，計(jì)算量減少，流程也得到優(yōu)化。

利用人工智能加速芯片設(shè)計(jì)流程

在人工智能助力下，F(xiàn)usion Compiler的全新自適應(yīng)流程功能標(biāo)志著芯片設(shè)計(jì)與開發(fā)領(lǐng)域的一次重大飛躍。它通過實(shí)時(shí)監(jiān)測動(dòng)態(tài)調(diào)整和優(yōu)化設(shè)計(jì)流程及引擎啟發(fā)式算法，有望實(shí)現(xiàn)性能、設(shè)計(jì)效率與上市時(shí)間方面的全面提升。隨著時(shí)間的推移，它將不斷學(xué)習(xí)進(jìn)化，帶來更多效益，繼續(xù)重塑芯片設(shè)計(jì)的未來。