作者|北灣南巷

出品|芯片技術(shù)與工藝

在現(xiàn)代半導體封裝技術(shù)不斷邁向高性能、小型化與多功能異構(gòu)集成的背景下，硅通孔（TSV, Through-Silicon Via）工藝作為實現(xiàn)芯片垂直互連與三維集成（3D IC）的核心技術(shù)，正日益成為先進封裝領(lǐng)域的關(guān)鍵工藝之一。相較于傳統(tǒng)的封裝互連方式，TSV能夠顯著縮短互連路徑、降低功耗、提升帶寬，并為邏輯芯片與存儲器、MEMS器件、圖像傳感器等多種異構(gòu)器件提供高密度垂直連接解決方案。

而在TSV工藝流程中，“硅通孔的刻蝕”環(huán)節(jié)是實現(xiàn)高深寬比通孔結(jié)構(gòu)的關(guān)鍵步驟，對刻蝕深度、垂直度、側(cè)壁形貌以及工藝一致性要求極高。為滿足這一要求，工業(yè)界普遍采用的刻蝕技術(shù)便是博世工藝（Bosch Process）——一種基于等離子體深反應(yīng)離子刻蝕（DRIE）的循環(huán)式刻蝕技術(shù)。該技術(shù)最早由德國博世公司開發(fā)，因其具備高縱向各向異性、深寬比大、刻蝕速率高等優(yōu)勢，已成為深硅刻蝕領(lǐng)域的主流工藝，特別適用于TSV、MEMS和微流控器件等領(lǐng)域的大規(guī)模制造。

#01

TSV工藝

通過硅通孔Through Silicon Via（TSV）技術(shù)是在制造三維集成電路（3D IC）中出現(xiàn)的，作為克服傳統(tǒng)二維集成電路（2D IC）限制的解決方案。通過硅通孔（TSV）是一種在IC封裝技術(shù)中使用的VIA（垂直互連接入）連接類型，它在硅晶圓或晶圓之間創(chuàng)建垂直的電氣連接。這些垂直連接可以用來互連多個芯片、存儲器、傳感器和其他模塊，以創(chuàng)建更小、更快、更節(jié)能的設(shè)備。

這項技術(shù)被用作替代引線鍵合和倒裝芯片（在2D IC封裝技術(shù)中基本使用）以創(chuàng)建2.5D和3D封裝以及3D集成電路。TSV技術(shù)的主要優(yōu)點之一是其能夠提高芯片的數(shù)據(jù)傳輸速率。在2D IC的傳統(tǒng)互連中，數(shù)據(jù)信號通過硅襯底橫向傳輸，導致較長的信號傳播延遲。

1.1TSV工藝流程

TSV工藝一般包含孔的形成、絕緣層沉積、種子層沉積、金屬填充、回蝕與研磨等步驟，典型工藝流程如下：

TSV孔形成（Etching）

使用深反應(yīng)離子刻蝕（DRIE，Deep Reactive Ion Etching），通常采用博世工藝（Bosch process），在硅片中刻蝕出高深寬比（高Aspect Ratio）的通孔。

通孔尺寸從幾微米到幾十微米，深度可達幾十到幾百微米。

絕緣層沉積（Liner Deposition）

為避免金屬與硅之間的電化學反應(yīng)，需要在孔壁沉積絕緣材料，常用材料有SiO?、Si?N?等，采用LPCVD、PECVD等方式沉積。

堵孔種子層（Barrier & Seed Layer）

在絕緣層表面沉積金屬阻擋層（如Ti/TiN）防止金屬擴散。

再沉積金屬種子層（如銅Cu），為后續(xù)的電鍍提供基礎(chǔ)層。

金屬填充（Via Filling）

采用銅電鍍（Cu Electroplating）或化學氣相沉積（CVD）等方式將TSV孔填滿。

要求金屬填充過程中無空洞、無縫隙，避免電遷移問題。

去除多余金屬與表面處理

通過化學機械拋光（CMP）將表面多余金屬去除，恢復(fù)平坦化。

若為“via-middle”或“via-last”工藝，還需進一步封裝與鍵合處理。

使用TSV，數(shù)據(jù)信號可以通過較薄的硅襯底垂直傳輸，將信號傳播延遲降低幾個數(shù)量級。使用TSV，通過較薄的硅晶圓的短垂直連接減少互連長度，有助于減少芯片的整體面積和功耗。這些優(yōu)點使其非常適合用于數(shù)據(jù)中心、服務(wù)器、圖形處理單元（GPU）、基于人工智能（AI）的處理器的不同高速應(yīng)用以及許多無線通信設(shè)備。

TSV技術(shù)的另一個顯著優(yōu)點是其能夠?qū)崿F(xiàn)異構(gòu)集成。異構(gòu)集成涉及將來自不同技術(shù)和制造商的多個芯片組合到單個封裝中，使它們能夠提供更好的功能性和性能。TSV通過為相應(yīng)的芯片提供可靠的互連技術(shù)，使這些特性成為可能。

#02

博世工藝

1993年，Robert Bosch提出了一種ICP（電感耦合等離子體）刻蝕工藝技術(shù)，被稱作“Bosch 工藝”。

2.1 Bosch工藝介紹

Bosch工藝，也稱為交替?zhèn)缺阝g化深層硅蝕刻工藝，是一種用于制造高深寬比微結(jié)構(gòu)的先進技術(shù)，廣泛應(yīng)用于微機電系統(tǒng)（MEMS）和深硅刻蝕領(lǐng)域。Bosch工藝的影響可以從多個方面進行考慮：

1.高深寬比微結(jié)構(gòu)的制造：Bosch工藝能夠制造具有高深寬比的微結(jié)構(gòu)，這對于許多MEMS器件至關(guān)重要。這種能力擴展了MEMS設(shè)計的可能性，使得可以制造更復(fù)雜、更精細的器件。

2.各向異性蝕刻：Bosch工藝以其出色的各向異性蝕刻能力而聞名，這意味著它可以精確地垂直蝕刻，而不僅僅是沿著晶圓的表面。這為制造具有精確幾何形狀的微結(jié)構(gòu)提供了可能。

3.蝕刻均勻性和控制性：通過精細調(diào)整工藝參數(shù)，Bosch工藝可以實現(xiàn)高蝕刻均勻性和控制性，這對于批量生產(chǎn)高質(zhì)量MEMS器件至關(guān)重要。

4.微負載效應(yīng)：Bosch工藝在處理高深寬比結(jié)構(gòu)時可能會遇到微負載效應(yīng)，即蝕刻速率隨著蝕刻深度的增加而減慢。這需要通過優(yōu)化工藝參數(shù)和設(shè)計策略來管理。

5.設(shè)備成本和復(fù)雜性：Bosch工藝需要專門的設(shè)備和技術(shù)，這可能會增加制造過程的成本和復(fù)雜性。

6.環(huán)境影響：Bosch工藝使用多種化學品和氣體，這可能對環(huán)境造成影響。因此，需要適當?shù)膹U物處理和環(huán)境保護措施。

7.工藝發(fā)展和創(chuàng)新：Bosch工藝的廣泛應(yīng)用促進了相關(guān)工藝技術(shù)的發(fā)展和創(chuàng)新，為MEMS和半導體行業(yè)帶來了新的制造技術(shù)和解決方案。

總體而言，Bosch工藝對MEMS和深硅刻蝕領(lǐng)域產(chǎn)生了深遠的影響，為制造先進微結(jié)構(gòu)提供了關(guān)鍵的技術(shù)支持。然而，它也帶來了挑戰(zhàn)，需要持續(xù)的技術(shù)創(chuàng)新和優(yōu)化來克服。

2.2 工藝原理

博世工藝的基本循環(huán)包括兩個階段：

刻蝕步驟（Etching Step）

通常使用SF?等氣體，在等離子體中產(chǎn)生氟離子對硅進行各向異性刻蝕。

鈍化步驟（Passivation Step）

通常采用C?F?等氣體，在側(cè)壁形成聚合物鈍化層，防止橫向刻蝕，保持垂直側(cè)壁。

這種工藝首先采用氟基活性基團進行硅的刻蝕，然后進行側(cè)壁鈍化，刻蝕和保護兩步工藝交替進行。如下圖說明了其工藝過程。它是通過交替轉(zhuǎn)換刻蝕氣體與鈍化氣體實現(xiàn)刻蝕與邊壁鈍化。其中刻蝕氣體為SF6，鈍化氣體為C4F8。C4F8在等離子體中能夠形成氟化碳類高分子聚合物。它沉積在硅表面能夠阻止氟離子與硅的反應(yīng)?？涛g與鈍化每5~10s 轉(zhuǎn)換一個周期。在短時間的各向同性刻蝕之后即將剛剛刻蝕過的硅表面鈍化。在深度方向由于有離子的物理濺射轟擊，鈍化膜可以保留下來，這樣下一個周期的刻蝕就不會發(fā)生側(cè)向刻蝕。通過這種周期性“刻蝕-鈍化-刻蝕”，刻蝕只沿著深度方向進行。

工藝循環(huán)方式：

1.刻蝕→ 硅被向下蝕刻；

2.鈍化→ 形成側(cè)壁保護層；

3.重復(fù)交替多次實現(xiàn)“階梯狀”深刻蝕。

Bosch工藝并不是簡單地重復(fù)這三個步驟就能輕易實現(xiàn)的。實際上，這個過程是困難的，存在一些特定于Bosch工藝的問題。因為Bosch工藝的第三步（硅蝕刻過程）是與氟自由基的化學反應(yīng)，蝕刻速率高度依賴于暴露硅的開口面積。這通常被稱為負載效應(yīng)。此外，隨著深寬比的增加，氟自由基被輸運到溝槽或孔底部的概率降低。這導致與圖案相關(guān)的蝕刻效應(yīng)，通常稱為微負載，這會不利地影響深度均勻性。微負載是由于晶圓局部高密度區(qū)域反應(yīng)物的耗盡而發(fā)生的。此外，特定于DRIE的問題包括在蝕刻SOI（絕緣體上硅）晶圓時的倒角和非均勻等離子體分布引起的傾斜。這些問題通過調(diào)整系統(tǒng)硬件、工藝參數(shù)和器件結(jié)構(gòu)來解決。

#03

TSV和Bosch工藝的關(guān)系

TSV（Through-Silicon Via）中的第一關(guān)鍵步驟即為“硅通孔的形成”，其核心工藝是對硅基材料進行高深寬比的垂直刻蝕，而這正是博世工藝的核心能力。

因此，博世工藝在TSV制造中扮演的是“核心刻蝕技術(shù)提供者”的角色，可視為TSV工藝鏈中的基礎(chǔ)支撐技術(shù)之一。

TSV工藝與博世工藝之間的關(guān)系是基礎(chǔ)與應(yīng)用的關(guān)系，博世工藝是實現(xiàn)TSV技術(shù)的關(guān)鍵制造工具，決定了TSV孔結(jié)構(gòu)的精度、良率與性能。隨著3D集成技術(shù)發(fā)展，TSV的制程需求不斷提高，也推動了博世工藝不斷進化，兩者之間構(gòu)成了緊密的協(xié)同發(fā)展關(guān)系。

總 結(jié)：

TSV技術(shù)通過在硅晶圓中創(chuàng)建垂直的導電通道，實現(xiàn)了芯片之間的高效電氣連接，是3D IC封裝的關(guān)鍵技術(shù)之一。這種技術(shù)不僅減少了互連長度，降低了信號延遲，還顯著提高了數(shù)據(jù)傳輸速度和功率效率。TSV技術(shù)通過垂直集成多個芯片，打破了傳統(tǒng)的2D封裝限制，使得芯片堆疊成為可能，從而實現(xiàn)了超越摩爾定律的目標。

Bosch工藝在TSV制造中的應(yīng)用，通過其精確的各向異性蝕刻能力，確保了TSV的高質(zhì)量和均勻性。這種工藝的精確控制能力對于制造具有精確幾何形狀的TSV至關(guān)重要，從而確保了3D IC封裝的整體性能和可靠性。

隨著技術(shù)的不斷進步，TSV和Bosch工藝正在推動封裝技術(shù)的標準化、新技術(shù)的開發(fā)、協(xié)同設(shè)計工具以及多尺度和多物理仿真技術(shù)的發(fā)展。這些進步對于先進封裝技術(shù)的可持續(xù)開發(fā)至關(guān)重要，尤其是在后摩爾時代，它們將幫助行業(yè)進一步挖掘縮放的好處，實現(xiàn)更高的封裝密度和更優(yōu)化的芯片架構(gòu)。

參考文獻：

1-What is 2D, 2.5D & 3D Packaging of Integrated Chips? - techovedas

2-Challenges and prospects for advanced packaging - ScienceDirect

3-Through-Silicon-Via (TSV) – Revolution in IC Packaging Technology | Blog Posts | Lumenci

4-芯片封裝之2D封裝，2.5D封裝，3D封裝各有什么特點優(yōu)勢介紹 - 合明科技 (unibright.com.cn)

5-1.2.2 Classification and Designs (tuwien.ac.at)

6-Bosch工藝_百度百科 (baidu.com)

7-What is the Bosch Process (Deep Reactive Ion Etching)?｜Tech News｜Samco Inc.

8-What is the Bosch Process (Deep Reactive Ion Etching)?｜Tech News｜Samco Inc.

9-Figure 1 | Scientific Reports