文章來源：學習那些事

原文作者：小陳婆婆

本文主要講述TSV制造技術里的關鍵界面材料與工藝。

TSV制造技術

在TSV制造技術中，既包含TSV制造技術中通孔刻蝕與絕緣層的相關內容。

除此之外，TSV制造中阻擋層、種子層和Cu填充三大環(huán)節(jié)也決定著可靠性與成本。

本文分述如下：

黏附層與擴散阻擋層

種子層

導電材料填充

黏附層與擴散阻擋層

在TSV制造工藝中，黏附層與擴散阻擋層作為金屬Cu柱與介質層間的關鍵功能界面，其材料選擇與沉積工藝直接決定了器件的長期可靠性與工藝集成難度。

不同于平面互連，TSV的高深寬比結構對阻擋層提出了特殊要求：除需具備優(yōu)異的Cu擴散阻擋能力外，更需解決深孔內的共形沉積難題，同時平衡薄膜應力以避免開裂或剝離。當前主流材料體系以鉭（Ta）/氮化鉭（TaN）與鈦（Ti）/氮化鈦（TiN）為主，其中Ta基材料憑借低電阻率（~20μΩ·cm）、高臺階覆蓋能力及抗電遷移特性，成為高深寬比TSV的首選方案；而Ti基材料則以與SiO?介質層的強黏附性（剝離強度>5J/m2）及低應力（<100MPa）優(yōu)勢，適用于對機械可靠性要求嚴苛的場景。

擴散阻擋層的核心功能在于阻斷Cu原子向硅襯底的滲透——Cu在Si中的擴散系數(shù)高達10?1?cm2/s，一旦穿透介質層，將作為深能級雜質導致載流子復合中心形成，引發(fā)器件閾值電壓漂移甚至失效。為此，阻擋層需滿足多重性能指標：首先，非晶態(tài)結構（如TaN）可消除晶界擴散路徑，實現(xiàn)亞10nm厚度下的有效阻擋；其次，深寬比超過20:1的TSV內，阻擋層需通過濺射或MOCVD工藝實現(xiàn)側壁連續(xù)覆蓋，其中磁控濺射結合柱狀靶材技術已可將臺階覆蓋率提升至95%以上；此外，薄膜應力控制至關重要——本征應力源于晶格失配（如TaN沉積時Ta與N的化學計量偏差），而熱應力則由金屬（CTE~8ppm/K）與硅襯底（CTE~3ppm/K）的熱膨脹系數(shù)差異引發(fā)，需通過工藝參數(shù)優(yōu)化（如濺射功率、襯底溫度）將總應力降至150MPa以下。

值得注意的是，TSV與平面互連對阻擋層的需求存在顯著差異：平面互連中，65nm節(jié)點下阻擋層厚度10nm即占互連截面的35%，迫使業(yè)界向超薄阻擋層（如Ru基材料）發(fā)展；而TSV因截面尺寸較大（直徑>1μm），阻擋層厚度可達100nm量級，無需過度壓縮厚度，轉而聚焦深孔內的共形能力與黏附性優(yōu)化。例如，采用NH?調制濺射工藝，可在TaN沉積過程中引入氮化反應，提升與SiO?介質層的結合能，同時將側壁粗糙度降至0.5nm以下。

行業(yè)動態(tài)方面，IMEC近期開發(fā)的原子層沉積（ALD）-TaN工藝，通過循環(huán)交替前驅體脈沖（Ta(NMe?)?與NH?），實現(xiàn)了深寬比30:1的TSV內阻擋層均勻覆蓋，厚度偏差<2%；而應用材料公司推出的新型離子化濺射技術，將TaN薄膜的電阻率降至25μΩ·cm，較傳統(tǒng)工藝提升30%。此外，針對GaN等寬禁帶半導體TSV應用，東京電子開發(fā)的低溫（<200℃）TaN沉積方案，已通過-55~150℃熱循環(huán)測試，為第三代半導體3D集成提供了可靠解決方案。

種子層

在TSV制造工藝中，種子層作為電鍍Cu柱與擴散阻擋層間的關鍵導電界面，其材料選擇與沉積質量直接決定了電鍍填充的可靠性及器件電性能。不同于平面互連，TSV的高深寬比結構對種子層提出了特殊要求：除需具備低電阻率、良好晶向控制能力外，更需解決深孔內的連續(xù)覆蓋難題，同時平衡薄膜應力以避免開裂或剝離。當前主流材料體系以鈷（Co）、釕（Ru）及銅（Cu）為主，其中Co憑借與TaN阻擋層的高黏附性（剝離強度>3J/m2）及低應力（<50MPa）優(yōu)勢，成為高深寬比TSV的首選方案；而Ru基材料則以高電導率（~7μΩ·cm）及抗電遷移特性，適用于高頻應用場景。

種子層的核心功能在于為電鍍Cu提供均勻的陰極電勢，并控制鍍層晶向以降低應力。在平面互連中，32nm節(jié)點下阻擋層厚度需壓縮至2.4nm以下，迫使種子層向超薄化發(fā)展；而TSV因截面尺寸較大（直徑>1μm），種子層厚度可達100-200nm量級，無需過度壓縮厚度，轉而聚焦深孔內的連續(xù)覆蓋能力。例如，采用物理氣相沉積（PVD）工藝時，深寬比超過20:1的TSV內易出現(xiàn)底部種子層缺失或尖峰下方非連續(xù)現(xiàn)象，需通過工藝優(yōu)化（如傾斜角沉積、多靶材協(xié)同濺射）將臺階覆蓋率提升至90%以上。

值得注意的是，TSV與平面互連對種子層的需求存在顯著差異：平面互連中，45nm節(jié)點以下已開始探索無種子層電鍍技術，通過直接在TiN阻擋層表面沉積Cu，將工藝步驟簡化30%；而TSV量產(chǎn)工藝仍需依賴種子層以確保電鍍穩(wěn)定性，尤其在深寬比超過30:1時，種子層增強技術（如電鍍前化學機械拋光（CMP）修復）成為必要手段。

導電材料填充

在TSV制造工藝中，導電材料填充作為實現(xiàn)垂直互連的核心環(huán)節(jié)，其技術難度與成本占比始終居于首位。隨著三維集成電路向更小節(jié)點（如3nm以下）演進，TSV直徑已壓縮至0.8-1.6μm，深寬比突破20:1，對填充工藝提出了極致要求。當前主流方案仍以電鍍銅（Cu）為主，但其工藝復雜性遠超傳統(tǒng)大馬士革工藝——據(jù)估算，Cu電鍍成本占TSV總制造成本的40%以上，且填充時間長達數(shù)小時，成為產(chǎn)能瓶頸。

盲孔電鍍的核心挑戰(zhàn)在于高深寬比引發(fā)的物理限制：首先，深孔內離子輸運受阻，Cu2?濃度從開口到底部呈梯度下降，導致底部沉積速率不足，易形成空洞或縫隙；其次，PVD沉積的種子層在深寬比超過5:1時易出現(xiàn)非連續(xù)性，進一步加劇電鍍缺陷；此外，表面潤濕性差導致氣泡滯留，開口處電流密度集中引發(fā)"蘑菇頭"凸起，而中心區(qū)域則形成碟形坑，后續(xù)CMP需額外耗時30%以上。為解決這些問題，工業(yè)界采用多元添加劑體系（如Enthone的PW1000）配合脈沖反向電鍍，通過抑制開口處沉積速率實現(xiàn)"自底向上"填充；同時，真空預處理與超聲輔助潤濕技術可將盲孔內部氣泡排除率提升至95%，確保電鍍液均勻滲透。

通孔電鍍作為補充方案，通過將盲孔轉換為通孔，利用橫向沉積封口后單向填充，有效規(guī)避了深孔內離子輸運難題。該工藝雖需增加晶圓減薄與雙面沉積步驟，但可實現(xiàn)深寬比超30:1的無空洞填充，且對電鍍液添加劑依賴度降低。例如，應用材料公司開發(fā)的雙向電鍍設備，結合通孔封口技術與動態(tài)電流調控，將填充時間縮短40%，同時過電鍍層厚度控制在2μm以內，顯著簡化CMP流程。