國(guó)內(nèi)IC界正經(jīng)歷著一系列重大動(dòng)作，圍觀者都在拭目以待著最終結(jié)果。雖是微電子專業(yè)可惜一直都在岸邊等待著國(guó)內(nèi)IC大潮，只是聞到潮水的咸味，還沒(méi)見(jiàn)真正到來(lái)，出于專業(yè)的原因?qū)τ跇I(yè)界的這類大事總是特別留意，如果“趨勢(shì)”不出意外，未來(lái)的5-10年國(guó)內(nèi)自主設(shè)計(jì)的大規(guī)模IC相信會(huì)迎來(lái)大發(fā)展。

設(shè)計(jì)的IC規(guī)模越大，早期的評(píng)估就越顯重要性，國(guó)內(nèi)目前絕大多數(shù)IC設(shè)計(jì)都屬規(guī)模較小，有能力做大規(guī)模的企業(yè)還是少得可憐，出于大環(huán)境的因素及這類小項(xiàng)目本身情況，對(duì)CO-DESIGN的需求還不明顯。當(dāng)年做ASIC封裝時(shí)，由于芯片規(guī)模都較大、對(duì)上下游的相互影響也很大，因而CO-DESIGN的流程是必須且重要的，這個(gè)流程也是在自己悟出一部份再加自己寫的一些小腳本補(bǔ)充就這樣應(yīng)付過(guò)來(lái)了。雖流程自己用起來(lái)覺(jué)得還算通順，但畢竟沒(méi)在統(tǒng)一的環(huán)境下完成，總覺(jué)得有稍稍不夠完美。

前段與CADENCE技術(shù)人員交流時(shí)發(fā)現(xiàn)，原來(lái)已有一個(gè)成熟好用的評(píng)估工具---OrbitIO!于是自已研究了好幾天還讓他過(guò)來(lái)現(xiàn)場(chǎng)答疑了3次，自己再寫個(gè)新的小腳本終于把這個(gè)流程完美打通。

隨著國(guó)內(nèi)以后IC設(shè)計(jì)規(guī)模的增大，這個(gè)CO-DESIGN方法的提前準(zhǔn)備會(huì)給從業(yè)者帶來(lái)實(shí)質(zhì)的便利，相信用到這個(gè)流程而有共鳴者也許是后面幾年后的事情，這與我們4年前出版的《IC封裝基礎(chǔ)與工程設(shè)計(jì)實(shí)例》書一樣超前了些，沒(méi)給我?guī)?lái)實(shí)質(zhì)性的好處！

對(duì)于沒(méi)有PCB及封裝背景的“專家”要在早期全面評(píng)估好一個(gè)大規(guī)模的芯片：使用何種封裝，如何分配管腳等等，需要與相關(guān)領(lǐng)域“專家”反復(fù)溝通。為了解放“專家”，這個(gè)“神器”就應(yīng)運(yùn)而生了，只要你會(huì)使用EXCEL就基本可以進(jìn)行較為精確的評(píng)估。

1）下面以一個(gè)CASE為思路展開！

需求：開發(fā)一款用于某單板上的特定功能模塊芯片，如何評(píng)估新的芯片封裝用多少管腳、封裝需要多大、DIESIZE需要多大及需要多少PAD呢？如下圖提供了新開發(fā)的芯片與周邊器件的相對(duì)位置的粗略情況。

圖---(1)要開發(fā)的芯片在單板中的擺放位置

如你是一個(gè)“資深”系統(tǒng)架構(gòu)師或是“資深”的硬件專家，接下來(lái)就有得忙了，因?yàn)樵u(píng)估需要輸入數(shù)據(jù)，你后面的事情基本是圍繞：先找后端的“專家”們商量后，再找封裝的“專家”及PCB的“專家”們商量，要各領(lǐng)域的評(píng)估數(shù)據(jù)，這么一整2天過(guò)去了，也許結(jié)果還得再等等，急也沒(méi)用，因?yàn)椤安块T墻”是實(shí)實(shí)在在的存在，不同部門都在“忙”著，你還真沒(méi)辦法！

是否想過(guò)這個(gè)評(píng)估工作在初期“專家自己”也可以獨(dú)立完成呢？不用求其它的“專家”們呢？而且還可以得到一個(gè)很靠譜的評(píng)估結(jié)果。

答案是肯定的，看看下面的做法！

第一步就是估算接口的數(shù)量及電源、地的比例，找一個(gè)PIN數(shù)差不多的BGA封裝及把一個(gè)相應(yīng)數(shù)量PAD的DIE一起放在同一個(gè)界面中（這個(gè)界面就是提到的OrbitIO,一種把IC-PAKCAGE-PCB都導(dǎo)入到同一個(gè)平臺(tái)下處理的軟件）如下圖。

圖(2)---放入空白的BGA及DIE

接下來(lái)“專家自己”就可以在OrbitIO平臺(tái)下進(jìn)行布線規(guī)劃評(píng)估了，這個(gè)過(guò)程只需幾分鐘，從下圖可見(jiàn)，從PCB引線到BGA封裝且自動(dòng)分配好管腳，很直觀且高效。

圖(3)---PCB周邊器件往BGA空管腳上分配網(wǎng)絡(luò)

忙完了從PCB到BGA的管腳引線，接下來(lái)就是從BGA中往DIE上的PAD分配網(wǎng)絡(luò)，這個(gè)過(guò)程也是幾分鐘!效果同樣是很直觀、高效。

圖(4)---BGA往DIE空管腳上分配網(wǎng)絡(luò)

最后的BGA及DIE網(wǎng)絡(luò)分配完成效果如下圖，結(jié)果令人很興奮，效果直觀、結(jié)果靠譜！

圖(5)---從PCB往BGA再往IC上的管腳分配網(wǎng)絡(luò)整體效果

整個(gè)過(guò)程的評(píng)估操作只需要4分多鐘，芯片越復(fù)雜越能體現(xiàn)這個(gè)方法與流程的優(yōu)越性，平時(shí)只做PIN數(shù)較少的芯片難有機(jī)會(huì)真正體會(huì)到其中的奧秒之處了。

作為一個(gè)“專家”在評(píng)估復(fù)雜封裝及芯片時(shí)最害怕的一件事是：需求經(jīng)常在變、接口經(jīng)常在變，因?yàn)檫@又得找其它領(lǐng)域的“專家”重新評(píng)估，這時(shí)使用新工具平臺(tái)就很有必要了，因?yàn)?/span>OrbitIO提供的平臺(tái)與使用方法太簡(jiǎn)單且直觀，不需要太多的IC、封裝及PCB等背景知識(shí)，只需要在EXCEL中處理下，如下圖在EXCEL進(jìn)行接口的分組。

圖(6)---在EXCEL中對(duì)芯片的接口分組

原來(lái)幾個(gè)部門不同人協(xié)調(diào)2天的活，現(xiàn)在只要很短時(shí)間就可以由一個(gè)人完全搞定。當(dāng)然在后面的APD與PCB間的相互導(dǎo)入更細(xì)致的話就更完美了，有興趣也可以與作者進(jìn)一步深入交流。