曰本美女∴一区二区特级A级黄色大片, 国产亚洲精品美女久久久久久2025, 页岩实心砖-高密市宏伟建材有限公司, 午夜小视频在线观看欧美日韩手机在线,国产人妻奶水一区二区,国产玉足,妺妺窝人体色WWW网站孕妇,色综合天天综合网中文伊,成人在线麻豆网观看

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MIPSfpga軟核處理器IP設(shè)計(jì)方案

電子設(shè)計(jì) ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-21 10:17 ? 次閱讀

很多計(jì)算機(jī)專業(yè)的學(xué)生都只是在理論層次學(xué)習(xí)計(jì)算機(jī)體系結(jié)構(gòu)方面的知識,比如數(shù)據(jù)路徑、控制結(jié)構(gòu)和存儲系統(tǒng)等,但是如何將這些組合起來則完全靠學(xué)生的想象力。MIPSfpga的出現(xiàn)讓這一切迎刃而解,它不同于其他課程的地方在于首次采用了一款純粹的商用軟核CPU用于研究目的,用戶可以在此課程的系統(tǒng)集成環(huán)境下詳細(xì)、深入的探索計(jì)算機(jī)架構(gòu)。

MIPSfpga使用一款MIPS系列軟核IP——具體來講是microAptiv核,PIC32MK處理器采用的既是此款軟核。該核面向的是可編程邏輯門陣列(FPGA)。Imagination公司除了授權(quán)可以使用這款實(shí)用的MIPS軟核處理器外,還準(zhǔn)備了一系列的教學(xué)材料,從而可以使用戶快速入門、開發(fā),進(jìn)而能夠修改該處理器和系統(tǒng)。

MIPSfpga軟核處理器IP設(shè)計(jì)模塊圖

MIPSfpga軟核處理器IP設(shè)計(jì)模塊圖

該課程提供了三部分材料引導(dǎo)用戶入門、使用和修改MIPSfpag:入門指南、實(shí)驗(yàn)實(shí)例和SoC資料包。

第一部分材料包括MIPSfpga用到的Verilog設(shè)計(jì)文件和一些介紹MIPSfpga系統(tǒng)和使用方法的文檔。

第二部分材料(MIPSfpga實(shí)驗(yàn)實(shí)例)包含25個需要動手操作的實(shí)驗(yàn),指導(dǎo)用戶如何學(xué)習(xí)計(jì)算機(jī)架構(gòu)和進(jìn)行系統(tǒng)級的設(shè)計(jì)。比如,修改MIPSfpga系統(tǒng)與外設(shè)(如LCDs、傳感器等)的接口、使用性能計(jì)數(shù)器和中斷、改變緩存刷新策略、添加新的指令并且測量這些改變所帶來的性能差異等。由于使用的商用編譯器能夠清晰的看到因架構(gòu)或系統(tǒng)的修改帶來的性能改變,也幫助用戶在此方面的能力上得到較快的提升。

第三部分材料是MIPSfpga SoC,它向用戶展示了如何基于MIPSfpga搭建片上系統(tǒng)(SoC)并且移植開源的Linux操作系統(tǒng)

最新的MIPSfpga v2.0在2017年7月1日正式推出,在之前版本的基礎(chǔ)上又增加了更多的特性和資源,比如增加了16個動手實(shí)驗(yàn)(即動手實(shí)驗(yàn)的個數(shù)從9個增加到25個),可以采用UART(串口)將程序下載到MIPSfpga,精簡了啟動代碼,增加了Windows和Linux系統(tǒng)的安裝指令,同時提供了Verilog和VHDL語言的系統(tǒng)級模塊,支持快速調(diào)試通道(FDC)和用戶自定義接口(UDI),支持使用printf這樣的I/O指令并且允許用戶定義自己的系統(tǒng)指令。


自從2015年5月以來,全世界已經(jīng)有超過600所大學(xué)獲得了授權(quán)并且下載使用MIPSfpga相關(guān)的資料--軟核IP以及入門資料和實(shí)驗(yàn)練習(xí)。

通過提供全面開放的商業(yè)CPU IP軟核和系統(tǒng), 指導(dǎo)用戶使用和修改處理器和系統(tǒng),MIPSfpga正在轉(zhuǎn)變計(jì)算機(jī)體系結(jié)構(gòu)的教育方式。當(dāng)然不僅這些,MIPSfpga還提供了一個在研究和高級項(xiàng)目中探索計(jì)算機(jī)架構(gòu)特性和增強(qiáng)功能的平臺。

這里提供了一些高級項(xiàng)目的鏈接,它們都是基于MIPSfpga實(shí)現(xiàn)的。

MIPS由于其足夠簡單和精致,在計(jì)算機(jī)架構(gòu)教學(xué)中已經(jīng)非常流行。MIPSfpga提供了一個強(qiáng)大的平臺,將計(jì)算機(jī)架構(gòu)和系統(tǒng)設(shè)計(jì)的理論教學(xué)與實(shí)踐操作聯(lián)系起來,從而讓用戶更加全面的了解計(jì)算機(jī)架構(gòu)設(shè)計(jì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21925

    瀏覽量

    612627
  • mips
    +關(guān)注

    關(guān)注

    1

    文章

    239

    瀏覽量

    48304
  • imagination
    +關(guān)注

    關(guān)注

    1

    文章

    594

    瀏覽量

    61932
收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于8051 IP調(diào)試設(shè)計(jì)方案

    8051 IP調(diào)試是一種對基于8051指令系統(tǒng)的IP進(jìn)行調(diào)試的軟硬件結(jié)合工具,需要與集成開發(fā)環(huán)境(IDE)結(jié)合使用。
    的頭像 發(fā)表于 05-07 11:37 ?252次閱讀
    基于8051 <b class='flag-5'>IP</b>調(diào)試<b class='flag-5'>器</b><b class='flag-5'>設(shè)計(jì)方案</b>

    適用于單核、雙和四應(yīng)用處理器的PMIC DA9063L-A數(shù)據(jù)手冊

    :適用于單核、雙和四應(yīng)用處理器的PMIC DA9063L-A數(shù)據(jù)手冊.pdf DA9063L-A 采用了可擴(kuò)展的輸出電流和電源軌方案,能夠?yàn)檎麄€系統(tǒng)供電,其六個直流 / 直流降壓轉(zhuǎn)
    的頭像 發(fā)表于 04-01 18:19 ?292次閱讀
    適用于單核、雙<b class='flag-5'>核</b>和四<b class='flag-5'>核</b>應(yīng)用<b class='flag-5'>處理器</b>的PMIC DA9063L-A數(shù)據(jù)手冊

    【正點(diǎn)原子】全志T113-i開發(fā)板資料震撼來襲!異開發(fā)、工控設(shè)計(jì)方案!

    【正點(diǎn)原子】全志T113-i開發(fā)板震撼來襲!異開發(fā)、工控設(shè)計(jì)方案!ATK-DLT113IS開發(fā)板是正點(diǎn)原子基于全志T113-i處理器而研發(fā)的一款用于嵌入式Linux領(lǐng)域的開發(fā)板,其擁有高性能
    發(fā)表于 03-13 15:37

    Andes晶心科技推出AndesCore AX66亂序超純量多核處理器IP

    Andes晶心科技(Andes Technology)作為高效能、低功耗、32/64位RISC-V處理器的領(lǐng)先供貨商及RISC-V國際組織的創(chuàng)始頂級會員,今日宣布推出支持RVA23規(guī)范的AndesCore AX66亂序超純量多核處理器
    的頭像 發(fā)表于 01-23 11:05 ?632次閱讀

    16通道AD采集方案,基于復(fù)旦微ARM + FPGA國產(chǎn)SoC處理器平臺

    測試數(shù)據(jù)匯總 表 1 本文帶來的是基于復(fù)旦微FMQL20S400M四ARM Cortex-A7(PS端) + FPGA可編程邏輯資源(PL端)異構(gòu)多核SoC處理器設(shè)計(jì)的全國產(chǎn)工業(yè)評估板的AD采集
    的頭像 發(fā)表于 01-23 10:39 ?500次閱讀
    16通道AD采集<b class='flag-5'>方案</b>,基于復(fù)旦微ARM + <b class='flag-5'>FPGA</b>國產(chǎn)SoC<b class='flag-5'>處理器</b>平臺

    使用IP和開源庫減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?486次閱讀
    使用<b class='flag-5'>IP</b><b class='flag-5'>核</b>和開源庫減少<b class='flag-5'>FPGA</b>設(shè)計(jì)周期

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求, 芯驛電子 ALINX 推出全新 IP 產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第一批 IP
    的頭像 發(fā)表于 10-30 17:39 ?675次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    如何申請xilinx IP的license

    在使用FPGA的時候,有些IP是需要申請后才能使用的,本文介紹如何申請xilinx IP的license。
    的頭像 發(fā)表于 10-25 16:48 ?1043次閱讀
    如何申請xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    RK3566高性能低功耗四應(yīng)用處理器數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《RK3566高性能低功耗四應(yīng)用處理器數(shù)據(jù)手冊.pdf》資料免費(fèi)下載
    發(fā)表于 10-24 16:53 ?4次下載

    MicroBlaze V處理器的功能特性

    本指南提供了有關(guān) AMD Vivado Design Suite 中包含的 32 位和 64 位 MicroBlaze V 處理器的信息。該文檔旨在用作為處理器硬件架構(gòu)的指南,隨附
    的頭像 發(fā)表于 10-16 09:17 ?900次閱讀
    MicroBlaze V<b class='flag-5'>軟</b><b class='flag-5'>核</b><b class='flag-5'>處理器</b>的功能特性

    基于國產(chǎn)異構(gòu)雙(RISC-V+FPGA)處理器,AG32開發(fā)板開發(fā)資料

    基于國產(chǎn)異構(gòu)雙(RISC-V+FPGA)處理器,AG32VF407系列32位微控制相當(dāng)于主頻248MHZMCU+2KLES(FPGA)。
    發(fā)表于 09-02 17:13

    淺談國產(chǎn)異構(gòu)雙RISC-V+FPGA處理器AG32VF407的優(yōu)勢和應(yīng)用場景

    關(guān)于國產(chǎn)異構(gòu)雙RISC-V+FPGA處理器AG32VF407的具體優(yōu)勢和應(yīng)用場景淺談如下: 優(yōu)勢 異構(gòu)計(jì)算能力 : 異構(gòu)雙設(shè)計(jì)結(jié)合了RISC-V的高效指令集和
    發(fā)表于 08-31 08:32

    OMAP5910雙處理器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《OMAP5910雙處理器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-01 11:48 ?0次下載
    OMAP5910雙<b class='flag-5'>核</b><b class='flag-5'>處理器</b>數(shù)據(jù)表

    Altera SOPC 嵌入式系統(tǒng)設(shè)計(jì)(一)

    和功耗。 這樣就使得 FPGA 靈活的硬件設(shè)計(jì)與處理器的強(qiáng)大軟件功能有機(jī)地結(jié)合在一起,高效地實(shí)現(xiàn) SOPC 系統(tǒng)。 1.1.2基于 FPGA 嵌入 IP
    發(fā)表于 06-25 20:39

    FPGAIP使用技巧

    ,可以嘗試對IP進(jìn)行優(yōu)化。例如,可以調(diào)整參數(shù)配置、優(yōu)化布局布線、修改代碼等。 在調(diào)試過程中,可以利用FPGA開發(fā)工具提供的調(diào)試功能,如邏輯分析儀、波形查看
    發(fā)表于 05-27 16:13