利用 AccelDSP 和 System Generator for DSP? 加快 FPGA 設(shè)計(jì)
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
dsp
+關(guān)注
關(guān)注
559文章
8184瀏覽量
362227 -
FPGA
+關(guān)注
關(guān)注
1650文章
22208瀏覽量
627088 -
Xilinx
+關(guān)注
關(guān)注
73文章
2190瀏覽量
128912
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
FPGA+DSP/ARM架構(gòu)開發(fā)與應(yīng)用
自中高端FPGA技術(shù)成熟以來(lái)，FPGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無(wú)線通信、圖像處理、工業(yè)控制、儀器測(cè)量等。
2025 ALINX入門競(jìng)賽類FPGA開發(fā)板選型指南
FPGA 開發(fā)板的核心芯片主要分為兩大類：純 FPGA 芯片和 SoC（System on Chip）芯片。
【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理平臺(tái)
VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理平臺(tái)，該平臺(tái)采用一片Xilinx的Kintex UltraScale系列FPGA
FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集
本文介紹如何利用FPGA和DMA技術(shù)處理來(lái)自AD9280和AD9708 ADC的數(shù)據(jù)。首先，探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著，詳細(xì)說(shuō)明了使用Xilinx VIVADO環(huán)境下
中科億海微SoM模組——FPGA+DSP核心板
FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國(guó)產(chǎn)DSP開發(fā)的高性能核心板卡。對(duì)外接口采取郵票孔連接方式，可以極大提高信號(hào)傳輸質(zhì)量和焊接后的機(jī)械強(qiáng)度。核心板卡的系統(tǒng)框圖如下
適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)
設(shè)計(jì)、編譯、交付，輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程，讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
智多晶FIFO_Generator IP介紹
FIFO_Generator是智多晶設(shè)計(jì)的一款通用型FIFO IP。當(dāng)前發(fā)布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和異步FIFO跨時(shí)鐘級(jí)數(shù)配置功能。
請(qǐng)問(wèn)3通道同時(shí)數(shù)據(jù)采集，每通道200MHZ，計(jì)劃使用ADS4129，能不采用FPGA方案？直接通過(guò)DSP接收數(shù)據(jù)嗎？
如題。請(qǐng)問(wèn)需要3通道同時(shí)數(shù)據(jù)采集，每通道200MHZ，計(jì)劃使用3片ADS4129或者ADS4128?？梢圆徊捎?b class='flag-5'>FPGA方案，直接通過(guò)DSP接收數(shù)據(jù)嗎？
研究了C665X系列DSP，UPP的最高速只有75MHZ。能有其他
發(fā)表于 01-23 08:35
EE-191：利用SHARC DSP SPORTs實(shí)現(xiàn)無(wú)縫UART
電子發(fā)燒友網(wǎng)站提供《EE-191：利用SHARC DSP SPORTs實(shí)現(xiàn)無(wú)縫UART.pdf》資料免費(fèi)下載
發(fā)表于 01-06 14:40
?0次下載
利用FPGA實(shí)現(xiàn)USB 2.0通信接口
USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA來(lái)實(shí)現(xiàn)USB 2.0接口的方式一般有兩種，一是借助外圍的USB接口芯片，二是FPGA內(nèi)部實(shí)現(xiàn)USB協(xié)議控制器，外部通過(guò)USB的PHY芯片來(lái)實(shí)現(xiàn)接口。 對(duì)于
當(dāng)DSP與FPGA通訊的時(shí)候，XZCS0、XZCS6、XZCS7會(huì)影響ADS8556的工作嗎？
您好，我想用3個(gè)ads8556和1個(gè)FPGA都通過(guò)TMS320F28335的XINTF接口與DSP相連，3個(gè)ads8556占用了XZCS0、XZCS6、XZCS7三個(gè)片選信號(hào)，DSP只對(duì)AD讀數(shù)
發(fā)表于 12-20 07:30
基于Agilex 5 FPGA的模塊系統(tǒng)介紹
基于Agilex 5 FPGA的模塊系統(tǒng)(SoM)是一種由英特爾的合作伙伴提供的生產(chǎn)就緒型解決方案，專門針對(duì)嵌入式應(yīng)用。采用先進(jìn)的Agilex 5 FPGA的SoM可以滿足邊緣應(yīng)用日益增長(zhǎng)的需求
FIFO Generator的Xilinx官方手冊(cè)
FIFO作為FPGA崗位求職過(guò)程中最常被問(wèn)到的基礎(chǔ)知識(shí)點(diǎn)，也是項(xiàng)目中最常被使用到的IP，其意義是非常重要的。本文基于對(duì)FIFO Generator的Xilinx官方手冊(cè)的閱讀與總結(jié)，匯總主要知識(shí)點(diǎn)
system verilog語(yǔ)言簡(jiǎn)介
ICer需要System Verilog語(yǔ)言得加成，這是ICer深度的表現(xiàn)。
發(fā)表于 11-01 10:44
?0次下載
工商網(wǎng)監(jiān)
評(píng)論