共讀好書

魏紅軍 段晉勝

(中國電子科技集團(tuán)公司第二研究所)

摘要：

論述了 TSV 技術(shù)發(fā)展面臨的設(shè)備問題，并重點(diǎn)介紹了深硅刻蝕、 CVD/PVD 沉積、電鍍銅填充、晶圓減薄、晶圓鍵合等幾種制約我國 TSV 技術(shù)發(fā)展的關(guān)鍵設(shè)備。

隨著半導(dǎo)體技術(shù)的發(fā)展，特征尺寸已接近物理極限，以往通過減小芯片特征尺寸的方法已無法滿足消費(fèi)類電子產(chǎn)品向更為智能、緊湊及集成化方向發(fā)展的需求，基于 TSV 的 3D 封裝為業(yè)界提供了一種全新的途徑，能夠使芯片在三維方向堆疊的密度最大，芯片之間的互連線最短，外形尺寸最小，大大改善芯片速度和低功耗的性能。

TSV（through siliconvia） 技術(shù)是穿透硅通孔技術(shù)的英文縮寫，一般簡稱硅通孔或硅穿孔技術(shù)，是 3D 集成電路中堆疊芯片實(shí)現(xiàn)互連的一種新的技術(shù)解決方案。它是在芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通，從而實(shí)現(xiàn)芯片之間的互連，相對于傳統(tǒng)的引線鍵合(WB)、載帶自動焊(TAB)以及倒裝芯片(FC)，TSV 技術(shù)具有的優(yōu)勢：

（1）高密度集成：可以大幅度地提高電子元器件的集成度，減少封裝的幾何尺寸，滿足消費(fèi)類電子產(chǎn)品對于多功能和小型化的要求；

（2）提高電性能：可以大幅度地縮短電互連的長度，連線長度縮短到芯片厚度，傳輸距離減少到千分之一，進(jìn)而降低寄生電容和耗電量；

（3） 實(shí)現(xiàn)異質(zhì)集成：可以把不同的功能芯片（如射頻、內(nèi)存、邏輯、數(shù)字和 MEMS 等）集成在一起，實(shí)現(xiàn)電子元器件的多功能化；

（4）降低成本：基于 TSV 的 3D 集成技術(shù)雖然目前在工藝上的成本較高，但是將來在技術(shù)和設(shè)備成熟條件下比 2D 封裝更具成本效益。基于此，TSV 也被業(yè)界稱為繼引線鍵合、載帶自動焊和倒裝芯片之后的第四代互連技術(shù)，也被稱為終極互連技術(shù)。

1 TSV 工藝技術(shù)發(fā)展面臨的設(shè)備問題

TSV 技術(shù)首先應(yīng)用于圖像傳感器，未來還將在邏輯芯片、存儲器芯片、CPU 甚至異質(zhì)集成方面都會得到廣泛應(yīng)用，技術(shù)應(yīng)用領(lǐng)域不斷拓展，其發(fā)展前景十分光明。可以預(yù)知的是，隨著 TSV 技術(shù)的發(fā)展，將會帶來新的生產(chǎn)設(shè)備群的發(fā)展，如深刻蝕設(shè)備、銅填充設(shè)備、鍵合機(jī)、微檢測儀等，同時也意味著大量的傳統(tǒng)設(shè)備即將淘汰。

通 過 近 幾 年 的 發(fā) 展 ， 國 內(nèi) 在 深 刻 蝕 、PVD/CVD、晶圓減薄、晶圓鍵合等設(shè)備領(lǐng)域積累了一定經(jīng)驗(yàn)，并有了一定突破，但與國外最高水平相比還有很大差距。用于 TSV 制程的關(guān)鍵設(shè)備依賴少數(shù)國外企業(yè)，存在成本高、交貨周期長、應(yīng)對市場變化反應(yīng)較慢的情況。國內(nèi)設(shè)備廠商設(shè)備的各項(xiàng)經(jīng)濟(jì)技術(shù)指標(biāo)如能達(dá)到國外設(shè)備同等或更高的水平，將可能被優(yōu)先采用，市場前景廣闊。

2 TSV 制程關(guān)鍵工藝設(shè)備

TSV 制作工藝包括以下幾步：通孔制作；絕緣層、阻擋層和種子層的沉積；銅填充；通過化學(xué)機(jī)械拋光去除多余的金屬；晶圓減??；晶圓鍵合等。每一步工藝都有相當(dāng)?shù)募夹g(shù)難度，在通孔制作步驟，保持孔的形狀和控制角度非常重要，通過Bosch 工藝來實(shí)現(xiàn)深孔刻蝕；在沉積絕緣層、阻擋層和種子層時，需要考慮各層的均勻性和粘附性；銅填充時必須避免空洞等缺陷，這樣填充的銅可以在疊層器件較高的溫度下保持正常的電性能；一旦完成了銅填充，則需要對晶圓進(jìn)行減??；最后是進(jìn)行晶圓鍵合。

TSV 制作流程會涉及到深刻蝕、PVD、CVD、銅填充、微凸點(diǎn)及 RDL 電鍍、清洗、減薄、鍵合等二十余種設(shè)備，其中通孔制作、絕緣層 / 阻擋層 /種子層的沉積、銅填充、晶圓減薄、晶圓鍵合等工序涉及的設(shè)備最為關(guān)鍵，在某種程度上直接決定了 TSV 的性能指標(biāo)。

2.1 深硅刻蝕設(shè)備

通常情況下，制造硅通孔（經(jīng)常穿透多層金屬和絕緣材料） 采用深反應(yīng)離子刻蝕技術(shù)（DRIE），常用的深硅刻蝕技術(shù)又稱為“Bosch（博氏）”工藝，有最初發(fā)明該項(xiàng)技術(shù)的公司命名。

如圖 1 所示，一個標(biāo)準(zhǔn) Bosch 工藝循環(huán)包括選擇性刻蝕和鈍化兩個步驟，其中選擇性刻蝕過程采用的是 SF 6 和 O 2 兩種氣體，鈍化過程采用的是 C 4 F 8 氣體。在 Bosch 工藝過程中，首先利用 SF 6等離子體刻蝕硅襯底，接著利用 C 4 F 8 等離子體作為鈍化物沉積在硅襯底上，在這些氣體中加入 O 2等離子體，能夠有效控制刻蝕速率與選擇性。因此，在 Bosch 刻蝕過程中很自然地形成了貝殼狀的刻蝕側(cè)壁。

目前深硅刻蝕設(shè)備主要由美國應(yīng)用材料、泛林半導(dǎo)體等設(shè)備廠商控制。從國內(nèi)看，近年來在國家科技重大專項(xiàng)支持下，中微半導(dǎo)體、北方微電子等廠家研制的深硅等離子刻蝕機(jī)可以投入硅通孔刻蝕的研發(fā)及量產(chǎn)中。尤其 DSE200 系列刻蝕機(jī)是北方微電子公司于 2012 年推出的首款深硅等離子刻蝕機(jī)，該刻蝕機(jī)能實(shí)現(xiàn)高達(dá) 50:1 的硅高深寬比刻蝕，并同時實(shí)現(xiàn)優(yōu)良的側(cè)壁形貌控制、穩(wěn)定的均勻性、極高的刻蝕選擇比。

2.2 PVD/CVD 沉積設(shè)備

硅通孔形成后，通過等離子體增強(qiáng)化學(xué)氣相沉積法（PECVD）在硅孔內(nèi)表面沉積一層絕緣材料 SiO 2 ，工藝溫度低，在 100～400℃進(jìn)行沉積，是TSV 孔絕緣的主流技術(shù)之一。今年來ICP-PECVD新型等離子氣相增強(qiáng)化學(xué)沉積設(shè)備被引入進(jìn)行TSV 孔絕緣層的填充，與常規(guī) PECVD 不同之處在于，其射頻功率通過電感耦合至工藝腔室，配合耦合至反應(yīng)室襯底的射頻源可以提高反應(yīng)離子的方向性，典型的 ICP-PECVD 工藝腔設(shè)計(jì)如圖 2 所示。ICP-PECVD 沉積 SiO 2 的工藝溫度低至 20～100 ℃，反應(yīng)離子濃度高，有助于提高對 TSV 孔的填充效率。

絕緣層做好后，通過物理氣相沉積法（PVD）沉積金屬擴(kuò)散阻擋層和種子層，為后續(xù)的銅填充做好準(zhǔn)備。如果填充材料為多晶硅或者鎢，則不需要種子層。

后續(xù)的電鍍銅填充要求 TSV 側(cè)壁和底部具有連續(xù)的阻擋層和種子層。種子層的連續(xù)性和均勻性被認(rèn)為是 TSV 銅填充最重要的影響因素。根據(jù)硅通孔的形狀、深寬比及沉積方法不同，種子層的特點(diǎn)也各有不同，種子層沉積的厚度、均勻性和粘合強(qiáng)度是很重要的指標(biāo)。

2.3 電鍍銅填充設(shè)備

很多成本模型顯示，TSV 填充工藝是整個工藝流程中最昂貴的步驟之一。TSV 的主要成品率損耗之一是未填滿的空洞。電鍍銅工藝作為最合適的硅通孔填充技術(shù)受到業(yè)內(nèi)的普遍關(guān)注，其關(guān)鍵技術(shù)在于 TSV 高深寬比（通常大于 10:1）通孔的全填充電鍍技術(shù)。

國外有諸多公司已經(jīng)成功研發(fā)該項(xiàng)目技術(shù)并已形成成熟產(chǎn)品，包括 NEXX、TECHNIC、Semitool等公司。尤其是美國 NEXX 公司是先進(jìn)封裝領(lǐng)域的專用設(shè)備供應(yīng)商，其中 Stratus S200 （4～8 英寸）、S300(8～12 英寸)全自動電鍍設(shè)備已應(yīng)用于全球各大封裝廠家的 12 英寸及以下規(guī)格的晶圓量產(chǎn)生產(chǎn)中，可用于 TSV、凸點(diǎn)、UBM、RDL、銅互連等制程。見圖 3。

NEXX 公司系列電鍍設(shè)備銷往全球，其中亞洲封測廠家占 75%。據(jù)了解國內(nèi)封裝龍頭企業(yè)長電、富士通等的產(chǎn)線上都在使用 Stratus 系列設(shè)備。該系列設(shè)備采用剪切電鍍方式，具有鍍層均勻、結(jié)構(gòu)緊湊、易于擴(kuò)展等優(yōu)點(diǎn)，為封測廠家提供了質(zhì)量穩(wěn)定、生產(chǎn)效率高、占地小的一款自動設(shè)備。

垂直剪切鍍單元作為該設(shè)備的核心部分（見圖 4），主要包括陽極、屏蔽件、晶圓夾具、剪切屏及驅(qū)動電機(jī)等。整體單元框架上分別布置以上各件的安裝導(dǎo)槽、提高鍍層均勻性的剪切屏、直流導(dǎo)電夾緊機(jī)構(gòu)。各個部件主體均采用氟塑料材質(zhì)板，單元整體為用螺栓、密封件將各個部件連接組合。

目前國內(nèi)研究機(jī)構(gòu)在 TSV 單項(xiàng)技術(shù)上取得一些研究結(jié)果，但是對于電鍍相關(guān)工藝設(shè)備幾乎并無廠家涉及，只有中國電子科技集團(tuán)公司第二研究所在進(jìn)行 TSV 銅填充工藝技術(shù)的研究，并有相關(guān)實(shí)驗(yàn)設(shè)備交付客戶使用。

2.4 晶圓減薄設(shè)備

TSV 要求晶圓減薄至 50 μm 甚至更薄，要使硅孔底部的銅暴露出來，為下一步的互連做準(zhǔn)備。目前晶圓減薄可以通過機(jī)械研磨、化學(xué)機(jī)械拋光、濕法及干法化學(xué)處理等不同的加工工序來實(shí)現(xiàn)，通過它們之間有機(jī)的結(jié)合，并優(yōu)化這幾道工序的比例關(guān)系，保證晶圓既能減薄到要求的厚度，又要有足夠的強(qiáng)度。目前四種主要晶圓減薄方法對比見表 1。

在要求＜50 μm 這個厚度上，晶圓很難容忍減薄過程中的磨削對晶圓的損傷及內(nèi)在應(yīng)力，其剛性也難以使晶圓保持原有的平整狀態(tài)，同時后續(xù)工藝的晶圓傳遞、搬送也遇到了很大的問題。目前業(yè)界的主流解決方案是采用一體機(jī)的思路，將晶圓的磨削、拋光、保護(hù)膜去除、劃片膜粘貼等工序集合在一臺設(shè)備內(nèi)，晶圓從磨片一直到粘貼劃片膜為止始終被吸在真空吸盤上，始終保持平整狀態(tài)，從而解決了搬送的難題。

圖 5 是東京精密公司的一體機(jī)PG200/300 的基本配置示意圖。圖中 PG 部分是磨片和拋光的集成體。通過一個帶有 4 個真空吸盤的大圓盤回轉(zhuǎn)臺 360°順時針旋轉(zhuǎn)，使晶圓在不用離開真空吸盤的情況下就可以依次送到粗磨、精磨、拋光等不同的加工工位，完成整個減薄過程。

減薄好的晶圓從 PG 處轉(zhuǎn)移到 RM 處，它是通過一個多孔陶瓷吸盤來完成。RM 部分主要是完成保護(hù)膜的去除和劃片膜的粘貼。由于保護(hù)膜的剝離需要在晶圓的正面動作，所以必須將晶圓進(jìn)行反轉(zhuǎn)。由于晶圓厚度很薄，翻轉(zhuǎn)難度很大。東京精密公司把傳統(tǒng)剝膜工藝的后續(xù)工藝—— — 貼膜工藝前移，利用劃片膜粘貼到框架上所具有的平整性和張力來給晶圓提供支撐，從而解決這一問題。

2.5 晶圓鍵合設(shè)備

晶圓鍵合最初是為 MEMS 制造工藝而開發(fā)，主要作為晶圓級覆蓋技術(shù)?，F(xiàn)在晶圓鍵合不僅用于覆蓋 MEMS 晶圓，而且也用于堆疊具有不同功能的晶圓，通過 TSV 實(shí)現(xiàn)晶圓的 3D 堆疊。

目前晶圓鍵合主要有直接氧化物鍵合、陽極鍵合、粘接鍵合、基于焊料的鍵合、金屬 - 金屬直接鍵合、超聲鍵合、玻璃介質(zhì)鍵合等等。但是，因?yàn)镃MOS 器件熱預(yù)算的緣故，與 TSV 互連的 CMOS晶圓兼容的鍵合工藝僅僅局限于直接氧化物鍵合、金屬鍵合（Cu-Cu 或 Cu-Sn-Cu）、粘接鍵合和這幾種方法的組合。其中 Cu-Cu 直接鍵合與其它鍵合方法對比有種種優(yōu)點(diǎn)：電阻率較低、抗 EM 較好、互連 RC 延遲減少，可以同時實(shí)現(xiàn)機(jī)械和電學(xué)的接觸界面。

不過，可靠地 Cu-Cu 鍵合對于大多數(shù)應(yīng)用僅從高溫、高壓和長工藝時間產(chǎn)生，主要是因?yàn)樗行纬勺匀谎趸锏膬A向，對器件可靠性有不利影響?，F(xiàn)在，工藝溫度高是 Cu-Cu 直接鍵合的主要瓶頸之一，因?yàn)樗o器件可靠性及制造良率產(chǎn)生負(fù)面影響。另外，高溫下對晶圓之間的對準(zhǔn)精度也產(chǎn)生了不利影響。

基于此，領(lǐng)先地晶圓鍵合設(shè)備供應(yīng)商奧地利EVG 公司開發(fā)了光學(xué)對準(zhǔn)、低溫 Cu-Cu 熱壓鍵合工藝，對準(zhǔn)精度達(dá)到了亞微米。

3 結(jié)束語

據(jù) Yole 預(yù)測，從 2014 年到 2020 年，TSV 的年增長率會達(dá)到48%，可以預(yù)見 TSV 市場孕育巨大商機(jī)，相關(guān)的設(shè)備及材料市場面臨爆發(fā)式增長機(jī)會。在此情況下，我們必須科學(xué)分析、冷靜面對TSV 技術(shù)發(fā)展帶來的歷史機(jī)遇，制定科學(xué)的發(fā)展規(guī)劃，加大 TSV 關(guān)鍵工藝設(shè)備的投入力度，抓住半導(dǎo)體先進(jìn)封裝技術(shù)發(fā)展的新機(jī)遇。

審核編輯 黃宇