01當(dāng)前挑戰(zhàn)：在以太網(wǎng)中實現(xiàn)精確時序

傳統(tǒng)以太網(wǎng)在通用網(wǎng)絡(luò)領(lǐng)域表現(xiàn)可靠，但在自動化技術(shù)領(lǐng)域，卻難以滿足其不斷演進的需求。自動化技術(shù)應(yīng)用對網(wǎng)絡(luò)有諸多嚴(yán)格要求，例如需要實時控制、微秒級的時間同步、穩(wěn)定的帶寬保障以及超低的時延調(diào)度。面對這些需求，各類專有總線系統(tǒng)應(yīng)運而生。

這些專有總線系統(tǒng)雖然在物理層采用以太網(wǎng)，但各自采用不同的實時協(xié)議，導(dǎo)致了供應(yīng)商依賴和網(wǎng)絡(luò)碎片化的問題。且這些系統(tǒng)往往通過隔離時間關(guān)鍵型數(shù)據(jù)流量與次要流量來避免干擾，然而在未來工業(yè) 4.0 應(yīng)用、汽車系統(tǒng)或航空電子等前沿領(lǐng)域，對以太網(wǎng)的一致性和集成度有更嚴(yán)苛的要求，這種隔離方式已無法滿足需求。

時間敏感網(wǎng)絡(luò) (TSN)正是基于成熟完善的標(biāo)準(zhǔn)以太網(wǎng)技術(shù)發(fā)展而來的一套協(xié)議體系，旨在更好地滿足這些需求。TSN 可提供標(biāo)準(zhǔn)化解決方案，確保在以太網(wǎng)上實現(xiàn)可靠、具確定性且低時延的通信。它能夠?qū)崿F(xiàn)關(guān)鍵與非關(guān)鍵數(shù)據(jù)流量在單一網(wǎng)絡(luò)上的融合，無需獨立的基礎(chǔ)設(shè)施，從而有效降低成本。通過確保低時延并消除供應(yīng)商依賴，TSN 已成為實時通信的關(guān)鍵技術(shù)。

不過，高效整合這些復(fù)雜的 TSN 機制已經(jīng)超越了普通網(wǎng)絡(luò)接口的能力范圍，因此需要采用專用的軟硬件。作為芯片 IP 和通信協(xié)議領(lǐng)域的專家，CAST 與 Fraunhofer IPMS 走在行業(yè)前列，基于 Altera FPGA 的解決方案實現(xiàn)了更出色的靈活性和更優(yōu)異的資源效率。

02基于 Altera FPGA 的緊湊型 TSN IP

CAST 與 Fraunhofer IPMS 提供 TSN 端點、TSN 交換機和 TSN 交換端點 IP 核，可用于構(gòu)建旨在突破標(biāo)準(zhǔn)以太網(wǎng)局限性的 TSN 以太網(wǎng)網(wǎng)絡(luò)。相較于低集成度方案，該解決方案通過將關(guān)鍵時間同步和流量調(diào)度功能直接嵌入硬件，為確定性通信提供了重要基石。這些 IP 核針對資源效率進行了優(yōu)化，可顯著減少 FPGA 內(nèi)部邏輯需求，實現(xiàn)更加經(jīng)濟高效的設(shè)計，同時可靈活定制 TSN 節(jié)點以滿足特定應(yīng)用需求。

Altera FPGA 可提供大多數(shù) TSN 應(yīng)用所需的靈活性和效率。TSN 通常是工業(yè)自動化或車載網(wǎng)絡(luò)的重要支柱，其節(jié)點往往通過 SPI、CAN、PWM 等多種接口與傳感器或執(zhí)行器通信，并可能需要運行復(fù)雜程度各異的軟件層。通過在 Altera FPGA 上部署 TSN，開發(fā)人員能夠在同一高性價比設(shè)備上實現(xiàn)不同接口、設(shè)備驅(qū)動及軟件應(yīng)用層。

Altera FPGA（如低功耗且經(jīng)濟高效的Cyclone V SoC FPGA）憑借其出色的靈活性和性能以及豐富的 IP 生態(tài)系統(tǒng)，提供了更理想的硬件基礎(chǔ)。TSN IP 采用數(shù)字化緊湊設(shè)計，可輕松移植至全新 Altera 設(shè)備家族，包括高性能、高能效的Agilex 3 FPGA，或集成 AI 模塊的中端Agilex 5 FPGA。

經(jīng)驗證的 TSN IP 核

CAST 提供三種可在 Altera 設(shè)備上實現(xiàn)的 TSN IP 核：

多端口TSN 以太網(wǎng)交換機，支持直通式、超低時延運行 ；

TSN 以太網(wǎng)端點，適用于星型網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu) ；

TSN 以太網(wǎng)交換端點，適用于菊花鏈網(wǎng)絡(luò) 。

這些 TSN IP 核均由 Fraunhofer IPMS 開發(fā)，嚴(yán)格遵循 CAST 的高標(biāo)準(zhǔn) IP 質(zhì)量要求，提供更加高效、易于集成且低風(fēng)險的硬件實施方案。這些 IP 核支持關(guān)鍵 TSN 時間同步及流量整形協(xié)議，如 IEEE 802.1AS-2020、802.1Qav、802.1Qbv、802.1Qbu 和 802.1br，并可選擇附加 TSN 協(xié)議，以實現(xiàn)更高的可靠性以及針對特定應(yīng)用的操作。且具備可配置功能及可選 DMA 引擎等屬性，使其成為更加多樣化且更高效的 TSN 解決方案。

03成果展示：顯著優(yōu)化網(wǎng)絡(luò)時間同步

CAST 與 Fraunhofer IPMS 共同展示了其 TSN IP 解決方案在 Altera Cyclone V SoC FPGA 設(shè)備上的高效表現(xiàn)。

該演示系統(tǒng)連接了四塊 Altera 板卡，分別配置為TSN 交換機、兩個交換端點及一個端點。通過示波器觀察到，每塊板卡每隔數(shù)秒就會生成一個信號，成功驗證了該解決方案的全網(wǎng)時間同步能力。

即便人為斷開一條網(wǎng)線破壞環(huán)形拓?fù)?，?nèi)置冗余功能仍能使其余網(wǎng)絡(luò)節(jié)點保持精確同步。唯有當(dāng)?shù)诙W(wǎng)線被移除導(dǎo)致設(shè)備完全隔離時，其信號才會出現(xiàn)漂移和失步，這表明了 TSN 同步機制在整個互連網(wǎng)絡(luò)中的有效性。

04立即體驗全新解決方案

在工業(yè)、汽車或航空電子等對技術(shù)精度要求嚴(yán)苛的應(yīng)用中部署 TSN 網(wǎng)絡(luò)時，穩(wěn)定、高效、可靠缺一不可。而 Altera 的 FPGA 產(chǎn)品線，從歷經(jīng)市場驗證的Cyclone V SoC FPGA，到性能躍升、更多樣化的Agilex 3和Agilex5家族，正為這類場景構(gòu)建了堅實的硬件底座。

若您正致力于在這些嚴(yán)苛領(lǐng)域推進 TSN 技術(shù)落地，可通過 CAST 獲取由 Fraunhofer IPMS 研發(fā)的經(jīng)實踐驗證的緊湊型 IP 核。硬件平臺的強勁性能與成熟 IP 核的有機結(jié)合，不僅為 TSN 部署提供了雙重保障，更能有效簡化復(fù)雜流程，讓技術(shù)落地之路更為順暢。