該LMK05028是一款高性能網(wǎng)絡(luò)同步器時鐘器件，可提供抖動清除、時鐘生成、高級時鐘監(jiān)控和良好的無中斷開關(guān)性能，以滿足通信基礎(chǔ)設(shè)施和工業(yè)應(yīng)用的嚴格時序要求。該器件的低抖動和高PSNR降低了高速串行鏈路中的誤碼率（BER）。

該器件具有兩個PLL通道，可產(chǎn)生多達8個輸出時鐘，抖動為150 fs RMS。每個PLL域可以從任意四個基準輸入中進行選擇，以同步輸出。
*附件：lmk05028.pdf

特性

• 兩個獨立的 PLL 通道具有以下特點：
  • 抖動：100MHz 輸出時 150fs RMS ≥
  • 相位噪聲：122.88MHz時100Hz偏移時為–112dBc/Hz
  • 無中斷開關(guān)：50ps 相位瞬態(tài)，帶相位消除
  • 帶 Fastlock 的可編程環(huán)路帶寬
  • 使用低成本 TCXO/OCXO 實現(xiàn)符合標準的同步和保持
  • 任何輸入到任何輸出頻率轉(zhuǎn)換
• 四個基準時鐘輸入
  • 基于優(yōu)先級的輸入選擇
  • 失去參考的數(shù)字滯留
• 8個時鐘輸出，帶可編程驅(qū)動器
  • 多達六種不同的輸出頻率
  • AC-LVDS、AC-CML、AC-LVPECL、HCSL 和 1.8V 或 2.5V LVCMOS 輸出格式
• EEPROM/ROM用于上電時自定義時鐘
• 靈活的配置選項
  • 輸入和輸出頻率高達750MHz
  • XO：10MHz 至 100MHz，TCXO：10MHz 至 54MHz
  • DCO 模式：< 1ppt/步，用于精細頻率和相位控制（IEEE 1588 從機）
  • 確定性相位偏移的零延遲
  • 穩(wěn)健的時鐘監(jiān)控和狀態(tài)
  • I2C 或 SPI 接口
• 出色的電源噪聲抑制 （PSNR）
• 3.3V電源，1.8V、2.5V或3.3V輸出
• 工業(yè)溫度范圍：–40°C 至 +85°C

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK05028是德州儀器（TI）推出的高性能網(wǎng)絡(luò)同步器時鐘芯片，具備雙獨立PLL通道、8路可編程時鐘輸出，支持150fs RMS超低抖動，適用于通信基礎(chǔ)設(shè)施和工業(yè)應(yīng)用。關(guān)鍵特性包括：

• ?雙PLL架構(gòu)?：支持3-loop/2-loop模式，集成數(shù)字PLL（DPLL）和模擬PLL（APLL），帶寬可編程（0.01Hz–4kHz）。
• ?輸入靈活性?：4路參考時鐘輸入（支持差分/LVCMOS）、XO（10–100MHz）和TCXO（10–54MHz）輸入。
• ?輸出配置?：8路輸出，支持AC-LVDS/CML/LVPECL、HCSL及1.8V/2.5V LVCMOS驅(qū)動，頻率最高750MHz。
• ?高級功能?：Hitless切換（50ps相位瞬變）、數(shù)字保持模式（Holdover）、DCO模式（<1ppt/步進精度）、零延遲模式（ZDM）。

?2. 核心功能?

• ?時鐘同步與清潔?：通過DPLL實現(xiàn)參考時鐘的抖動衰減和頻率合成，APLL提供低噪聲VCO（4.8–6.2GHz）。
• ?輸入監(jiān)控?：集成幅度、頻率、缺失脈沖檢測，支持自動/手動輸入切換。
• ?輸出管理?：支持輸出同步（SYNC）、多路分頻（20位分頻器），可配置靜音和驅(qū)動類型。

?3. 應(yīng)用場景?

• ?通信網(wǎng)絡(luò)?：SyncE（G.8262）、SONET/SDH（Stratum 3/3E）、IEEE 1588 PTP從時鐘。
• ?數(shù)據(jù)中心?：線卡、定時卡、FPGA/ASIC時鐘生成。
• ?工業(yè)與醫(yī)療?：測試儀器、醫(yī)學(xué)成像設(shè)備。

?4. 配置與編程?

• ?接口支持?：I2C/SPI接口，內(nèi)置EEPROM/ROM存儲配置，支持上電自定義初始化。
• ?設(shè)計工具?：TICS Pro軟件輔助頻率規(guī)劃和寄存器配置生成。

?5. 電氣與封裝?

• ?電源?：3.3V核心供電，1.8V/2.5V/3.3V輸出供電，工業(yè)溫度范圍（-40°C至+85°C）。
• ?封裝?：64引腳VQFN（9mm×9mm），帶裸露焊盤增強散熱。

?6. 關(guān)鍵性能指標?

• 相位噪聲：-112dBc/Hz @100Hz偏移（122.88MHz輸出）。
• 電源噪聲抑制（PSNR）：<-70dBc（50mVpp噪聲）。
• 啟動時間：<20ms（含VCO校準）。

該芯片通過高集成度和靈活配置，滿足嚴苛的時序要求，降低系統(tǒng)復(fù)雜性和BOM成本。