CDCLVP111時(shí)鐘驅(qū)動(dòng)器分配一個(gè)差分時(shí)鐘對(duì)的LVPECL輸入， （CLK0、CLK1）至10對(duì)差分LVPECL時(shí)鐘（Q0、Q9）輸出，時(shí)鐘偏移最小 分配。該CDCLVP111可以接受兩個(gè)時(shí)鐘源進(jìn)入輸入多路復(fù)用器。The CDCLVP111 專為驅(qū)動(dòng) 50 Ω輸電線路而設(shè)計(jì)。當(dāng)不使用輸出引腳時(shí)， 建議將其打開以降低功耗。如果只有一個(gè)輸出引腳來自 使用差分對(duì)時(shí)，另一個(gè)輸出引腳必須相同端接至 50 Ω。
*附件：cdclvp111.pdf

V 型BB型如果單端輸入，則使用參考電壓輸出 需要作。在這種情況下，VBB型引腳應(yīng)連接到 CLK0 并通過 10-nF 電容器旁路到 GND。

然而，對(duì)于高達(dá) 3.5 GHz 的高速性能，差分模式很強(qiáng) 推薦。

CDCLVP111器件的工作溫度范圍為–40°C至85°C。

特性

• 將一個(gè)差分時(shí)鐘輸入對(duì)
  LVPECL分配到10個(gè)差分LVPECL
• 與 LVECL 和 LVPECL 完全兼容
• 支持2.375 V至3.8 V的
  寬電源電壓范圍
• 通過CLK_SEL可選擇時(shí)鐘輸入
• 用于時(shí)鐘分配應(yīng)用的低輸出偏斜（典型值15 ps）
  • 附加抖動(dòng)小于 1 ps
  • 傳播延遲小于350 ps
  • 打開輸入默認(rèn)狀態(tài)（Open Input Default State）
  • 兼容 LVDS、CML、SSTL 輸入
• VBB型用于單端時(shí)鐘的基準(zhǔn)電壓輸出
• 采用32引腳LQFP和QFN封裝
• 頻率范圍從直流到3.5 GHz
• 與 MC100 系列 EP111、ES6111、
  LVEP111 PTN1111 引腳兼容
• 應(yīng)用
  • 專為驅(qū)動(dòng) 50 Ω輸電線路而設(shè)計(jì)
  • 高性能時(shí)鐘分配

參數(shù)

方框圖

?1. 核心特性?

• ?高性能時(shí)鐘分配?：支持1路差分LVPECL輸入轉(zhuǎn)換為10路差分LVPECL輸出，輸出偏斜低至15 ps（典型值）。
• ?寬電壓范圍?：工作電壓2.375 V至3.8 V，兼容LVECL/LVPECL標(biāo)準(zhǔn)。
• ?低抖動(dòng)設(shè)計(jì)?：附加相位抖動(dòng)小于1 ps，傳播延遲低于350 ps，頻率范圍覆蓋DC至3.5 GHz。
• ?靈活輸入選擇?：通過CLK_SEL引腳選擇兩路差分輸入（CLK0/CLK1），支持LVDS、CML、SSTL輸入兼容。
• ?熱管理優(yōu)化?：提供32引腳LQFP和QFN封裝，集成散熱焊盤（PowerPAD）以提升散熱性能。

?2. 關(guān)鍵應(yīng)用場景?

• ?高速信號(hào)驅(qū)動(dòng)?：專為50 Ω傳輸線設(shè)計(jì)，適用于高頻時(shí)鐘分配（如通信設(shè)備、服務(wù)器）。
• ?多設(shè)備同步?：通過低輸出偏斜特性實(shí)現(xiàn)多芯片間精確時(shí)鐘同步。

?3. 功能描述?

• ?輸入處理?：內(nèi)置多路復(fù)用器支持兩路差分輸入切換，VBB引腳提供單端輸入?yún)⒖茧妷海ㄐ柰饨?0 nF電容接地）。
• ?輸出配置?：未使用的輸出建議懸空以降低功耗；若僅使用差分對(duì)中單端，需通過50 Ω終端匹配。

?4. 電氣參數(shù)?

• ?電源電流?：典型值380 mA（全負(fù)載，3.3 V供電）。
• ?輸入靈敏度?：差分輸入幅度（VID）最小0.5 V，支持100 mV容限。
• ?溫度范圍?：-40°C至85°C，結(jié)溫上限110°C。

?5. 設(shè)計(jì)建議?

• ?布局與散熱?：推薦PCB布局中為散熱焊盤添加多通孔至地平面，確保熱阻（RθJA）優(yōu)化。
• ?電源濾波?：每個(gè)電源引腳就近放置0.1 μF去耦電容，建議串聯(lián)鐵氧體磁珠抑制高頻噪聲。

?6. 封裝與訂購信息?

• ?封裝選項(xiàng)?：32引腳VQFN（5×5 mm）和LQFP（7×7 mm）。
• ?環(huán)保認(rèn)證?：符合RoHS標(biāo)準(zhǔn)，提供無鉛（NIPDAU）焊盤處理。

?7. 文檔支持?

• 包含詳細(xì)引腳定義、時(shí)序圖、典型應(yīng)用電路及熱性能數(shù)據(jù)，參考TI文檔SCAA056（LVPECL/LVDS接口設(shè)計(jì)指南）。

該文檔為硬件工程師提供完整的時(shí)鐘分配解決方案，涵蓋器件選型、電路設(shè)計(jì)到系統(tǒng)集成的全流程技術(shù)細(xì)節(jié)。