ADS5409是一款高線性度雙通道 12 位、900 Msps 模數(shù)轉(zhuǎn)換器 （ADC）簡化了寬帶寬接收器的前端濾波器設(shè)計。模擬輸入緩沖器隔離 片上跟蹤保持的內(nèi)部開關(guān)不會干擾信號源以及 提供高阻抗輸入。（可選）輸出數(shù)據(jù)可以抽取 2。專為 高SFDR，ADC具有低噪聲性能和出色的無雜散動態(tài)范圍 輸入頻率范圍大。該器件采用 196 引腳 BGA 封裝，額定值為 整個工業(yè)溫度范圍（–40°C 至 85°C）。
*附件：ads5409.pdf

特性

• 雙通道
• 12 位分辨率
• 最大時鐘速率：900 Msps
• 低擺幅滿量程輸入：1.0 Vpp
• 具有高阻抗輸入的模擬輸入緩沖器
• 輸入帶寬 （3dB）：>1.2GHz
• 數(shù)據(jù)輸出接口：DDR LVDS
• 可選的2倍抽取，帶低通或
  高通濾波器
• 196引腳BGA封裝（12x12mm）
• 主要技術(shù)參數(shù)
  • 功耗：1.1W/ch
  • f 時的光譜性能 在 = 230 MHz 中頻
    • 信噪比：61.0 dBFS
    • SFDR：76 dBc
  • f 時的光譜性能 在 = 700 MHz 中頻
    • 信噪比：59.4 dBFS
    • SFDR：70 dBc

參數(shù)

方框圖

ADS5409 是一款雙通道 12 位高速模數(shù)轉(zhuǎn)換器（ADC），最高采樣率 900 MSPS，具備 1.2 GHz 寬輸入帶寬與 DDR LVDS 輸出接口，集成交織校正、抽取濾波及多器件同步功能，專為超寬帶軟件無線電、雷達、測試測量等高頻高精度場景設(shè)計。

核心參數(shù)與性能

• 分辨率與采樣率 ：12 位分辨率，最高采樣率 900 MSPS，時鐘輸入支持 100 MHz-900 MHz，支持差分正弦波、LVPECL/LVDS 驅(qū)動。
• 動態(tài)性能 ：230 MHz 輸入時，SNR 典型值 61.0 dBFS，SFDR 典型值 76 dBc；700 MHz 輸入時，SNR 典型值 59.4 dBFS，SFDR 典型值 70 dBc；孔徑抖動 100 fs rms，通道隔離度 90 dB。
• 輸入與輸出 ：差分輸入滿量程 1.0 VPP（可編程至 1.25 VPP），輸入共模電壓 1.9 V，輸入阻抗 1 kΩ（直流）；DDR LVDS 輸出接口，數(shù)據(jù)時鐘（DACLKP/N/DBCLKP/N）可配置，支持過 range 指示（OVRAP/N/OVRBP/N）。
• 功耗與工作條件 ：模擬電源（AVDD33）3.15 V-3.45 V，時鐘 / 模擬 / 數(shù)字電源（AVDDC/AVDD18/DVDD/DVDDLVDS）1.7 V-1.9 V；單通道功耗 1.1 W，總功耗典型值 2.27 W（使能自動校正），工作溫度 - 40°C 至 85°C。

封裝與引腳

• 采用 12 mm×12 mm 196 引腳 BGA（ZAY）封裝，需通過散熱焊盤優(yōu)化熱性能。
• 關(guān)鍵引腳包括差分模擬輸入（INA_P/N/INB_P/N）、差分時鐘輸入（CLKINP/N）、SPI 配置接口（SCLK/SDIO/SDO/SDENB）、DDR LVDS 數(shù)據(jù)輸出（DA [11:0] P/N/DB [11:0] P/N）、同步輸入 / 輸出（SYNCP/N/SYNCOUTP/N）及過 range 指示引腳（OVRAP/N/OVRBP/N）。

核心功能與特性

• 寬頻帶與交織校正 ：輸入帶寬 1.2 GHz，支持雙通道各自的雙 ADC 交織架構(gòu)，集成自動增益 / 偏移校正與交織誤差補償，優(yōu)化高頻輸入時的 SFDR 性能。
• 靈活信號處理 ：可選 2 倍抽取濾波（低通 / 高通模式），通帶波紋 0.1 dB，阻帶衰減 40 dB；支持測試模式輸出（全 0 / 全 1 / 交替碼 / 自定義碼），便于接口驗證。
• 多器件同步 ：通過 SYNCP/N 輸入與 SYNCOUTP/N 輸出實現(xiàn)多 ADC 同步，同步周期 32 個時鐘周期，可補償不同傳輸路徑的時延差異。
• 低功耗模式 ：支持待機、淺睡眠、深睡眠模式，待機功耗僅 7 mW，深睡眠喚醒時間 20 μs，淺睡眠喚醒時間 2 μs，適配低功耗場景需求。

典型應(yīng)用場景

• 超寬帶軟件無線電、雷達與衛(wèi)星系統(tǒng)、信號情報與干擾設(shè)備、功率放大器線性化、無損檢測、有線電視基礎(chǔ)設(shè)施、高速數(shù)據(jù)采集系統(tǒng)。

設(shè)計要點

• 電源與去耦 ：多電源域需獨立供電，各電源引腳就近配置 0.1 μF 陶瓷去耦電容，AVDD33 需額外添加 bulk 電容，減少電源噪聲耦合。
• 時鐘與輸入設(shè)計 ：時鐘輸入需差分驅(qū)動，建議在引腳附近放置終端電阻抑制反射；模擬輸入需差分匹配，串聯(lián)小電阻（5 Ω-10 Ω）抑制寄生振蕩，高頻場景需優(yōu)化 PCB 阻抗匹配。
• 布局規(guī)范 ：模擬地與數(shù)字地單點連接，高速 LVDS 走線長度匹配（誤差≤5 mil），時鐘路徑遠離模擬信號；BGA 封裝需保證散熱焊盤充分覆銅并接地。
• 配置要點 ：上電后需通過 SRESET 引腳硬件復(fù)位（最小 20 ns 低脈沖）；通過 SPI 配置交織校正、抽取濾波模式及同步參數(shù)，過 range 閾值可通過寄存器編程（默認 0.56 dBFS 以下）。

產(chǎn)品型號與供貨

• 在售型號為 ADS5409IZAY（托盤裝）與 ADS5409IZAYR（卷盤裝，1000 片 / 卷），符合 RoHS 標(biāo)準(zhǔn)，MSL 等級 3（260°C 回流焊，168 小時濕度敏感）。