在電子設計領域，數模轉換器（DAC）是連接數字世界和模擬世界的關鍵橋梁。今天，我們將深入探討德州儀器（TI）的DAC122S085，這是一款功能強大的12位微功耗雙數模轉換器，具有眾多出色的特性和廣泛的應用場景。

文件下載：dac122s085.pdf

產品概述

DAC122S085是一款全功能、通用的雙12位電壓輸出數模轉換器，能夠在+2.7V至+5.5V的單電源下工作。在3V電源時功耗僅為0.6mW，5V電源時為1.6mW，具有低功耗的顯著優(yōu)勢。它采用10引腳SON和VSSOP封裝，其中10引腳SON封裝使其成為同類產品中最小的雙DAC。片上輸出放大器支持軌到軌輸出擺幅，三線串行接口在整個電源電壓范圍內的時鐘速率最高可達40 MHz，相比競品在2.7V至3.6V電源電壓范圍內僅25 MHz的時鐘速率，具有明顯優(yōu)勢。該串行接口還與標準SPI?、QSPI、MICROWIRE和DSP接口兼容，方便與各種設備進行連接。

產品特性與優(yōu)勢

特性亮點

• 確保單調性：輸出不會隨著輸入代碼的增加而降低，保證了轉換的穩(wěn)定性和可靠性。
• 低功耗運行：在不同電源電壓下都能保持較低的功耗，適合電池供電的設備。
• 軌到軌電壓輸出：輸出電壓范圍能夠達到電源電壓的上下限，提供了更寬的動態(tài)范圍。
• 上電復位至0V：確保設備在上電時輸出為0V，避免異常輸出。
• 同步輸出更新：可以同時更新兩個通道的輸出，提高了系統(tǒng)的響應速度。
• 寬電源電壓范圍：+2.7V至+5.5V的電源電壓范圍，增加了產品的適用性。
• 行業(yè)最小封裝：小巧的封裝尺寸，節(jié)省了電路板空間。
• 掉電模式：在不使用時可以進入低功耗模式，進一步降低功耗。

關鍵規(guī)格參數

這些參數表明DAC122S085在精度和速度方面都有出色的表現，能夠滿足大多數應用的需求。

功能描述

DAC部分

DAC122S085采用CMOS工藝制造，其架構由開關和電阻串組成，后面跟隨一個輸出緩沖器。參考電壓通過VREFIN引腳外部施加，并且由所有四個DAC共享。輸入編碼為直二進制，理想輸出電壓由公式$V{OUTA,B }=V{REFIN } \times(D / 4096)$確定，其中D是加載到DAC寄存器的二進制代碼的十進制等效值，這種配置確保了DAC的單調性。

輸出放大器

輸出放大器為軌到軌放大器，當參考電壓為$V{A}$時，輸出電壓范圍為0V至$V{A}$。不過，當輸出接近電源軌時，所有放大器（包括軌到軌類型）都會出現線性度損失。因此，線性度是在小于DAC全輸出范圍的情況下指定的。如果參考電壓小于$V{A}$，則僅在最低代碼中會出現線性度損失。輸出放大器能夠驅動與1500 pF并聯(lián)的2 kΩ負載到地或$V{A}$，具體的零碼和滿量程輸出可參考電氣特性表。

參考電壓

DAC122S085使用一個由兩個通道共享的外部參考電壓。參考引腳VREFIN未緩沖，輸入阻抗為60 kΩ，建議使用低輸出阻抗的電壓源驅動該引腳。參考電壓范圍為1.0V至$V_{A}$，可提供盡可能寬的輸出動態(tài)范圍。

串行接口

三線接口與SPI?、QSPI和MICROWIRE以及大多數DSP兼容，時鐘速率最高可達40 MHz。寫入序列從將SYNC線拉低開始，一旦SYNC為低，DIN線上的數據將在SCLK的下降沿時鐘輸入到16位串行輸入寄存器。為避免數據誤時鐘到移位寄存器，關鍵是不要在SCLK的下降沿同時將SYNC拉低。在第16個下降時鐘沿，最后一位數據被時鐘輸入，編程功能（如DAC通道地址、操作模式和/或寄存器內容的更改）將被執(zhí)行。此時，SYNC線可以保持低電平或拉高。第16個下降時鐘沿之后的任何數據和時鐘脈沖都將被忽略。無論哪種情況，在通過SYNC的下降沿啟動下一個寫入序列之前，SYNC必須拉高到指定的最短時間。由于SYNC和DIN緩沖器在高電平時消耗更多電流，因此在寫入序列之間應將它們閑置為低電平以最小化功耗。

輸入移位寄存器

輸入移位寄存器有16位。第一位必須設置為“0”，第二位是地址位，用于確定寄存器數據是針對DAC A還是DAC B。接下來的兩位確定操作模式（如寫入DAC寄存器而不更新兩個DAC的輸出、寫入DAC寄存器并更新兩個DAC的輸出、寫入兩個DAC的寄存器并更新其輸出或關閉兩個輸出）。移位寄存器的最后12位是數據位，數據格式為直二進制（MSB優(yōu)先，LSB最后），所有0對應于0V輸出，所有1對應于$V_{REFIN } - 1 LSB$的滿量程輸出。串行輸入寄存器的內容在SCLK的第16個下降沿傳輸到DAC寄存器。

上電復位

上電復位電路在上電期間控制兩個DAC的輸出電壓。上電時，DAC寄存器被填充為0，輸出電壓為0V，直到對設備進行有效的寫入操作。

掉電模式

DAC122S085有四種掉電模式，其中兩種相同。在掉電模式下，3V時電源電流降至20 μA，5V時降至30 μA。通過將OP1和OP0設置為11可將DAC122S085設置為掉電模式。由于此模式會關閉兩個DAC，因此移位寄存器的前兩位用于選擇DAC輸出的不同輸出端接方式。將A1和A0設置為00或11會使輸出處于高阻態(tài)（高阻抗狀態(tài)），而將A1和A0設置為01或10會使輸出分別通過2.5 kΩ或100 kΩ接地。在任何掉電模式下，偏置發(fā)生器、輸出放大器、電阻串和其他線性電路都會關閉，但DAC寄存器的內容不受影響。在掉電模式下，通過將SYNC和DIN閑置為低電平并禁用SCLK可實現最低功耗。退出掉電模式的時間（喚醒時間）通常如交流和時序特性中所述為$twu$微秒。

應用信息

參考電源的使用

由于DAC122S085從參考輸入（VREFIN）到VOUTs的路徑基本上具有零電源抑制比（PSRR），因此必須為VREFIN提供無噪聲的電源電壓。為了充分利用DAC122S085的動態(tài)范圍，電源引腳$(V_{A})$和VREFIN可以連接在一起并共享相同的電源電壓。由于DAC122S085功耗極低，參考源可作為參考輸入和/或電源電壓。使用參考源相對于電壓調節(jié)器的優(yōu)點是精度和穩(wěn)定性。以下是一些適合DAC122S085的參考和電源選項：

• LM4130：具有0.05%的溫度精度，是DAC122S085參考源的不錯選擇。如果需要0至4.095V的輸出范圍，4.096V版本很有用。通過在LM4130的VIN引腳旁路一個0.1μF電容器，在VOUT引腳旁路一個2.2μF電容器，可以提高穩(wěn)定性并降低輸出噪聲。它采用節(jié)省空間的5引腳SOT23封裝。
• LM4050：精度為0.44%的并聯(lián)參考，有4.096V和5V版本，采用節(jié)省空間的3引腳SOT23封裝。在使用時，需要根據特定條件選擇合適的電阻值，以確保LM4050的電流在額定范圍內。
• LP3985：是一種低噪聲、超低壓差電壓調節(jié)器，在溫度范圍內精度為3%。它有3.0V、3.3V和5V等版本，在低頻下具有低至30 μV的噪聲規(guī)格，對于某些對低頻噪聲敏感的應用很重要。它采用節(jié)省空間的5引腳SOT - 23和5凸塊DSBGA封裝。在使用時，輸入需要一個1.0μF的電容，輸出需要一個1.0μF且ESR在5mΩ至500mΩ之間的陶瓷電容。
• LP2980：是一種超低壓差調節(jié)器，根據等級不同，在溫度范圍內的精度為0.5%或1.0%。有3.0V、3.3V和5V等版本。與任何低壓差調節(jié)器一樣，LP2980需要一個輸出電容來實現環(huán)路穩(wěn)定，輸出電容至少應為1.0μF，2.2μF或更大的值將提供更好的性能，電容的ESR應在LP2980數據手冊規(guī)定的范圍內。表面貼裝固體鉭電容是一個不錯的選擇，而陶瓷電容的ESR值通常過低，鋁電解電容的尺寸大且低溫下ESR值可能過高，不太適合。

雙極性操作

DAC122S085設計用于單電源操作，輸出為單極性。但通過特定電路可以實現雙極性輸出，例如圖35所示的電路可提供±5V的輸出電壓范圍。如果放大器電源限制為±5V，則應使用軌到軌放大器。該電路的輸出電壓可通過公式$V{O}=\left(V{A} \times(D / 4096) \times((R 1+R 2) / R 1)-V{A} × R 2 / R 1\right)$計算，當$V{A}=5 ~V$且$R 1=R 2$時，$V_{O}=(10 × D / 4096)-5V$，其中D是十進制形式的輸入代碼。適合此應用的一些軌到軌放大器包括LMC7111、LM7301和LM8261。

與DSP/微處理器的接口

ADSP - 2101/ADSP2103接口

DAC122S085與ADSP - 2101/ADSP2103的串行接口如圖36所示。DSP應設置為SPORT傳輸交替幀模式，通過SPORT控制寄存器進行編程，并配置為內部時鐘操作、低電平有效幀和16位字長。在啟用SPORT模式后，通過向Tx寄存器寫入一個字來啟動傳輸。

80C51/80L51接口

DAC122S085與80C51/80L51微控制器的串行接口如圖37所示。SYNC信號來自微控制器的可編程引腳（例如P3.3），當向DAC122S085傳輸數據時，該線被拉低。由于80C51/80L51傳輸8位字節(jié)，在傳輸周期中只有8個下降時鐘沿。為了將數據加載到DAC，在傳輸前8位后，P3.3線必須保持低電平，然后啟動第二個寫入周期傳輸第二個字節(jié)的數據，之后將P3.3線拉高。同時，80C51/80L51的傳輸例程必須注意其數據傳輸是LSB優(yōu)先，而DAC122S085需要MSB優(yōu)先的數據。

68HC11接口

DAC122S085與68HC11微控制器的串行接口如圖38所示。DAC122S085的SYNC線由端口線（如圖中的PC7）驅動，與80C51/80L51類似。68HC11應將其CPOL位配置為0，CPHA位配置為1，這樣MOSI輸出上的數據在SCLK的下降沿有效。PC7被拉低以向DAC傳輸數據，68HC11以8位字節(jié)傳輸數據，有8個下降時鐘沿，數據以MSB優(yōu)先傳輸。在傳輸前8位后，PC7必須保持低電平，然后啟動第二個寫入周期傳輸第二個字節(jié)的數據，之后將PC7拉高以結束寫入序列。

Microwire接口

DAC122S085與Microwire兼容設備的接口如圖39所示。數據在SK信號的上升沿時鐘輸出，因此Microwire設備的SK需要在驅動DAC122S085的SCLK之前進行反相。

布局、接地和旁路

為了獲得最佳精度和最小噪聲，包含DAC122S085的印刷電路板應具有單獨的模擬和數字區(qū)域，這些區(qū)域由模擬和數字電源平面的位置定義，且兩個平面應位于同一板層。應使用單個接地平面，如果數字返回電流不流經模擬接地區(qū)域，則首選單個接地平面。通常，單個接地平面設計會采用“圍欄”技術來防止模擬和數字接地電流混合。只有在“圍欄”技術不足時才使用單獨的接地平面，且單獨的接地平面必須在一個地方連接，最好靠近DAC122S085。特別要注意確保具有快速邊沿速率的數字信號不會越過分割的接地平面，它們必須始終在其走線下方有連續(xù)的返回路徑。DAC122S085的電源應使用10μF和0.1μF的電容進行旁路，0.1μF電容應靠近設備的電源引腳。10μF電容應為鉭類型，0.1μF電容應為低ESL、低ESR類型。DAC122S085的電源僅應用于模擬電路。此外，應避免模擬和數字信號交叉，時鐘和數據線應位于電路板的元件側，并具有受控的阻抗。

總結

DAC122S085憑借其低功耗、高精度、軌到軌輸出、高速串行接口等眾多優(yōu)點，成為電池供電儀器、數字增益和失調調整、可編程電壓和電流源、可編程衰減器等應用的理想選擇。在實際設計中，我們需要根據具體的應用需求，合理選擇參考電源、進行接口設計以及優(yōu)化電路板布局，以充分發(fā)揮DAC122S085的性能優(yōu)勢。希望本文能為電子工程師們在使用DAC122S085進行設計時提供有價值的參考。大家在使用過程中有任何問題或者經驗，歡迎在評論區(qū)分享交流。