在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）如同連接數(shù)字世界與模擬世界的橋梁，其性能的優(yōu)劣直接影響到整個(gè)系統(tǒng)的表現(xiàn)。今天，我們就來(lái)深入探討一款備受矚目的DAC——DAC5672，看看它究竟有何獨(dú)特之處。

文件下載：dac5672.pdf

一、產(chǎn)品概述

DAC5672是德州儀器（TI）推出的一款14位、275 MSPS的雙發(fā)射數(shù)模轉(zhuǎn)換器，專為滿足高性能模擬輸出需求而設(shè)計(jì)。它采用48引腳薄型四方扁平封裝（TQFP），具有出色的動(dòng)態(tài)性能和低功耗特性，適用于多種應(yīng)用場(chǎng)景。

二、核心特性

（一）輸出特性

每個(gè)DAC都具備高阻抗差分電流輸出，既適用于單端輸出配置，也能用于差分模擬輸出配置。通過(guò)外部電阻，可單獨(dú)或共同調(diào)節(jié)每個(gè)DAC的滿量程輸出電流，范圍通常在2 mA至20 mA之間。這為設(shè)計(jì)人員提供了極大的靈活性，能夠根據(jù)具體應(yīng)用需求進(jìn)行精確調(diào)整。

（二）參考電壓

芯片內(nèi)置了精確的1.2 V電壓參考，該參考電壓經(jīng)過(guò)溫度補(bǔ)償，能提供穩(wěn)定的電壓輸出。同時(shí)，也支持使用外部參考電壓，進(jìn)一步滿足不同應(yīng)用對(duì)參考電壓精度和穩(wěn)定性的要求。

（三）動(dòng)態(tài)性能

• 高無(wú)雜散動(dòng)態(tài)范圍（SFDR）：在5 MHz時(shí)可達(dá)84 dBc，有效減少了雜散信號(hào)的干擾，提高了信號(hào)的純凈度。
• 高三階雙音互調(diào)（IMD3）：在15.1 MHz和16.1 MHz時(shí)為79 dBc，保證了在多信號(hào)環(huán)境下的線性度和互調(diào)性能。
• WCDMA鄰道泄漏比（ACLR）：基帶時(shí)為78 dB，30.72 MHz時(shí)為73 dB，滿足了無(wú)線通信系統(tǒng)對(duì)鄰道干擾的嚴(yán)格要求。

（四）數(shù)據(jù)接口

擁有兩個(gè)14位并行輸入端口，每個(gè)端口都有獨(dú)立的時(shí)鐘和數(shù)據(jù)鎖存器。在交錯(cuò)模式下，還支持在一個(gè)端口上為每個(gè)DAC提供復(fù)用數(shù)據(jù)，增強(qiáng)了數(shù)據(jù)傳輸?shù)撵`活性。

（五）低功耗設(shè)計(jì)

正常工作時(shí)功耗僅為330 mW，進(jìn)入掉電模式后功耗可降至9 mW，非常適合對(duì)功耗敏感的應(yīng)用場(chǎng)景。

三、應(yīng)用領(lǐng)域

（一）無(wú)線通信

在蜂窩基站收發(fā)信機(jī)的發(fā)射通道中，DAC5672可用于CDMA（如W - CDMA、CDMA2000、IS - 95）、TDMA（如GSM、IS - 136、EDGE和UWC - 136）等多種通信標(biāo)準(zhǔn)，為無(wú)線信號(hào)的發(fā)射提供高質(zhì)量的模擬輸出。

（二）醫(yī)療和測(cè)試儀器

在醫(yī)療設(shè)備和測(cè)試儀器中，對(duì)信號(hào)的精度和穩(wěn)定性要求極高。DAC5672的高性能特性使其能夠滿足這些應(yīng)用對(duì)模擬信號(hào)輸出的嚴(yán)格要求，為醫(yī)療診斷和測(cè)試測(cè)量提供可靠的支持。

（三）任意波形發(fā)生器（ARB）

可用于生成各種復(fù)雜的波形，為科研、教學(xué)和工業(yè)生產(chǎn)中的信號(hào)模擬提供了強(qiáng)大的工具。

（四）直接數(shù)字合成（DDS）

在DDS系統(tǒng)中，DAC5672能夠?qū)?a target="_blank">數(shù)字信號(hào)準(zhǔn)確地轉(zhuǎn)換為模擬信號(hào)，實(shí)現(xiàn)高精度的頻率合成。

（五）電纜調(diào)制解調(diào)器終端系統(tǒng)（CMTS）

為CMTS系統(tǒng)提供高質(zhì)量的模擬信號(hào)輸出，確保數(shù)據(jù)的穩(wěn)定傳輸。

四、詳細(xì)解析

（一）架構(gòu)設(shè)計(jì)

DAC5672采用電流導(dǎo)向技術(shù)，通過(guò)分段電流源陣列實(shí)現(xiàn)快速切換和高更新速率。內(nèi)部解碼器在每次DAC更新時(shí)對(duì)差分電流開關(guān)進(jìn)行尋址，將電流導(dǎo)向輸出求和節(jié)點(diǎn)，形成相應(yīng)的輸出電流。這種分段架構(gòu)顯著降低了毛刺能量，提高了動(dòng)態(tài)性能和差分非線性（DNL）。

（二）增益控制

通過(guò)GSET引腳可選擇增益設(shè)置模式：

• 獨(dú)立增益設(shè)置模式：GSET引腳為低電平時(shí)，每個(gè)DAC的滿量程輸出電流由內(nèi)部參考電壓（1.2 V）與連接到BIASJ_A和BIASJ_B的獨(dú)立外部電阻的比值決定，可獨(dú)立調(diào)節(jié)每個(gè)DAC的輸出電流，補(bǔ)償發(fā)射信號(hào)路徑中可能存在的增益失配。
• 同時(shí)增益設(shè)置模式：GSET引腳為高電平時(shí)，兩個(gè)DAC的滿量程輸出電流由連接到BIASJ_A的單個(gè)外部電阻決定。

（三）工作模式

• 雙總線模式：MODE引腳連接到DVDD，兩個(gè)DAC通道獨(dú)立工作，每個(gè)通道有自己的寫信號(hào)和時(shí)鐘信號(hào)，數(shù)據(jù)分別加載到各自的輸入鎖存器和DAC鎖存器中。
• 單總線交錯(cuò)模式：MODE引腳連接到DGND，A和B通道共享寫輸入和更新時(shí)鐘，通過(guò)復(fù)用邏輯將輸入數(shù)據(jù)導(dǎo)向相應(yīng)的輸入鎖存器。在這種模式下，A通道輸入數(shù)據(jù)速率是DAC核心更新速率的兩倍。

（四）模擬輸出

提供兩個(gè)互補(bǔ)電流輸出IOUT1和IOUT2，輸出阻抗大于300 kΩ。輸出信號(hào)的電壓擺幅受正負(fù)合規(guī)性限制，負(fù)極限為 - 1 V，由CMOS工藝的擊穿電壓決定；正合規(guī)性在滿量程輸出電流為20 mA時(shí)為1.2 V。為了獲得最佳失真性能，建議將最大滿量程輸出信號(hào)限制在約0.5 VPP。

（五）輸出配置

• 差分變壓器配置：使用RF變壓器將差分輸出信號(hào)轉(zhuǎn)換為單端信號(hào)，能顯著降低共模信號(hào)，提高動(dòng)態(tài)性能?？筛鶕?jù)輸出頻譜和阻抗要求選擇合適的變壓器，如1:1或4:1阻抗比的變壓器。
• 單端配置：適用于需要單極性輸出電壓的應(yīng)用，通過(guò)將輸出電流連接到負(fù)載電阻，將電流轉(zhuǎn)換為接地參考電壓信號(hào)。為提高直流線性度，可考慮使用I - V或運(yùn)算放大器配置。

五、設(shè)計(jì)要點(diǎn)

（一）電源供應(yīng)

建議使用推薦的工作電壓范圍（3 V至3.6 V）為器件供電，大多數(shù)情況下，使用低壓差線性穩(wěn)壓器（LDO）可獲得最佳性能。若使用DC - DC開關(guān)電源，需確保其噪聲性能符合要求。

（二）布局設(shè)計(jì)

• 接地平面：使用單一接地平面，將數(shù)字信號(hào)和模擬信號(hào)分開布局，可在器件封裝中間進(jìn)行虛擬劃分。
• 信號(hào)隔離：模擬輸出應(yīng)盡量遠(yuǎn)離開關(guān)時(shí)鐘和數(shù)字信號(hào)，減少數(shù)字電路對(duì)模擬輸出的耦合干擾。
• 去耦電容：去耦電容應(yīng)靠近器件的電源引腳，以有效濾除電源噪聲。

六、總結(jié)

DAC5672以其卓越的性能、豐富的特性和靈活的配置，為電子工程師提供了一個(gè)強(qiáng)大的數(shù)模轉(zhuǎn)換解決方案。無(wú)論是在無(wú)線通信、醫(yī)療儀器還是其他領(lǐng)域，它都能發(fā)揮出出色的作用。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體應(yīng)用需求，合理選擇工作模式、輸出配置和電源供應(yīng)，同時(shí)注意布局設(shè)計(jì)的細(xì)節(jié)，以充分發(fā)揮DAC5672的優(yōu)勢(shì)，打造出高性能的電子系統(tǒng)。

你在使用DAC5672的過(guò)程中遇到過(guò)哪些問(wèn)題？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。