在電子設(shè)計(jì)領(lǐng)域，A/D轉(zhuǎn)換器是連接模擬世界和數(shù)字世界的橋梁，其性能直接影響到整個(gè)系統(tǒng)的精度和穩(wěn)定性。今天，我們要深入探討的是德州儀器（TI）的一款高性能雙路10位、20 MSPS、150 mW A/D轉(zhuǎn)換器——ADC10D020。

文件下載：adc10d020.pdf

一、產(chǎn)品概述

ADC10D020是一款低功耗、高性能的CMOS模擬 - 數(shù)字轉(zhuǎn)換器，能夠在高達(dá)30 MSPS的采樣率下將信號(hào)數(shù)字化為10位分辨率，同時(shí)在單3.0V電源下典型功耗僅為150 mW。在整個(gè)工作溫度范圍內(nèi)，它能確保無(wú)丟失碼，獨(dú)特的兩級(jí)架構(gòu)在20 MHz采樣率的整個(gè)奈奎斯特頻段內(nèi)可實(shí)現(xiàn)9.5有效位。此外，它還提供了多種輸出格式和增益設(shè)置選項(xiàng)，以及可選擇的10位復(fù)用或20位并行輸出模式，具有偏移校正功能，能有效減少偏移誤差。

二、產(chǎn)品特性亮點(diǎn)

2.1 內(nèi)部功能特性

• 內(nèi)部采樣保持與參考能力：內(nèi)置采樣保持電路，具備內(nèi)部參考能力，可減少外部元件的使用，簡(jiǎn)化設(shè)計(jì)。
• 雙增益設(shè)置與偏移校正：提供雙增益設(shè)置，可根據(jù)不同的輸入信號(hào)范圍進(jìn)行靈活調(diào)整；偏移校正功能能有效提高轉(zhuǎn)換精度。
• 輸出格式多樣：支持偏移二進(jìn)制或2的補(bǔ)碼輸出格式，方便與各種系統(tǒng)進(jìn)行接口。

2.2 輸出與供電特性

• 復(fù)用或并行輸出總線：可選擇復(fù)用或并行輸出總線模式，滿足不同應(yīng)用場(chǎng)景的需求。
• 單電源供電：支持單 +2.7V至3.6V電源供電，降低了電源設(shè)計(jì)的復(fù)雜度。
• 低功耗模式：具備掉電和待機(jī)模式，在掉電模式下功耗小于1 mW，待機(jī)模式下功耗約為27 mW，可有效延長(zhǎng)電池續(xù)航時(shí)間。

三、關(guān)鍵技術(shù)指標(biāo)

3.1 靜態(tài)指標(biāo)

3.2 動(dòng)態(tài)指標(biāo)

3.3 其他指標(biāo)

• 轉(zhuǎn)換延遲：并行輸出為2.5個(gè)時(shí)鐘周期，復(fù)用輸出I數(shù)據(jù)總線為2.5個(gè)時(shí)鐘周期，Q數(shù)據(jù)總線為3個(gè)時(shí)鐘周期。
• 電源抑制比：PSRR1為90 dB，PSRR2為52 dB。
• 功耗：正常工作時(shí)為150 mW（典型），掉電模式小于1 mW（典型），快速恢復(fù)待機(jī)模式為27 mW（典型）。

四、引腳功能解析

4.1 模擬輸入引腳

• 1+、1 - 和8+、8 -：分別為“I”和“Q” ADC的模擬輸入引腳，輸入范圍根據(jù)GAIN引腳狀態(tài)有所不同。當(dāng)GAIN引腳為低電平時(shí)，標(biāo)稱轉(zhuǎn)換范圍為1.25V至1.75V；當(dāng)GAIN引腳為高電平時(shí)，標(biāo)稱轉(zhuǎn)換范圍為1.0V至2.0V。
• VREF：模擬參考電壓輸入引腳，電壓范圍為0.8V至1.5V，需用最小1 uF電容進(jìn)行旁路。

4.2 模擬輸出與參考引腳

• VcMO：模擬輸出引腳，可作為參考源和/或設(shè)置輸入的共模電壓，需用最小2 uF/0.1 uF組合電容進(jìn)行旁路，標(biāo)稱輸出電壓為1.5V，輸出源能力為1 mA。
• VRP和VRN：參考梯的頂部和底部引腳，需分別用10 uF低ESR電容和0.1 uF電容進(jìn)行旁路，切勿驅(qū)動(dòng)這兩個(gè)引腳。

4.3 數(shù)字輸入與控制引腳

• CLK：時(shí)鐘輸入引腳，CMOS/LVTTL兼容，閾值約為VA / 2，建議時(shí)鐘頻率在1 MHz至30 MHz之間，需進(jìn)行適當(dāng)?shù)亩私犹幚怼?/li>
• OS：輸出總線選擇引腳，高電平為并行模式，低電平為復(fù)用模式。
• OC：偏移校正引腳，低到高電平轉(zhuǎn)換時(shí)啟動(dòng)偏移校正序列，需34個(gè)時(shí)鐘周期完成。
• OF：輸出格式引腳，低電平為偏移二進(jìn)制輸出，高電平為2的補(bǔ)碼輸出。
• STBY：待機(jī)引腳，高電平時(shí)進(jìn)入待機(jī)模式，功耗約為27 mW。
• PD：掉電引腳，高電平時(shí)進(jìn)入掉電模式，功耗小于1 mW。
• GAIN：設(shè)置ADC輸入的內(nèi)部信號(hào)增益，低電平時(shí)滿量程差分輸入峰 - 峰值信號(hào)等于VREF，高電平時(shí)等于2x VREF。

4.4 數(shù)字輸出引腳

• I0 - I9和Q0 - Q9：3V TTL/CMOS兼容的數(shù)字輸出引腳，提供I和Q輸入的轉(zhuǎn)換結(jié)果。

五、應(yīng)用場(chǎng)景廣泛

ADC10D020憑借其高性能和低功耗的特點(diǎn)，廣泛應(yīng)用于以下領(lǐng)域：

• 數(shù)字視頻：為視頻信號(hào)的數(shù)字化處理提供高精度支持。
• CCD成像：滿足成像系統(tǒng)對(duì)高速、高精度數(shù)據(jù)采集的需求。
• 便攜式儀器：低功耗特性使其非常適合便攜式設(shè)備，延長(zhǎng)電池續(xù)航時(shí)間。
• 通信：在通信系統(tǒng)中實(shí)現(xiàn)信號(hào)的準(zhǔn)確采集和處理。
• 醫(yī)學(xué)成像與超聲：為醫(yī)學(xué)診斷設(shè)備提供高精度的信號(hào)轉(zhuǎn)換。

六、設(shè)計(jì)注意事項(xiàng)

6.1 電源設(shè)計(jì)

• 電源旁路：每個(gè)電源引腳都需要進(jìn)行適當(dāng)?shù)呐月诽幚?，使?0 μF至50 μF的鉭或鋁電解電容和0.1 μF的陶瓷電容，以減少電源噪聲的影響。
• 電源隔離：模擬和數(shù)字電源應(yīng)進(jìn)行良好的隔離，可在VA和VD之間使用扼流圈，避免數(shù)字噪聲耦合到模擬部分。
• VDR電源：VDR應(yīng)使用單獨(dú)的電源，可降低輸出驅(qū)動(dòng)器的功耗和噪聲。

6.2 信號(hào)輸入設(shè)計(jì)

• 輸入驅(qū)動(dòng)：選擇合適的放大器來(lái)驅(qū)動(dòng)ADC輸入，如CLC409和CLC428雙運(yùn)放，它們具有寬帶寬和低失真的特點(diǎn)。
• 輸入范圍：確保輸入信號(hào)不超過(guò)電源軌，避免因過(guò)壓導(dǎo)致的故障或不穩(wěn)定。
• 單端與差分輸入：建議使用差分輸入信號(hào)以獲得最佳性能，若使用單端輸入，可通過(guò)變壓器進(jìn)行單端 - 差分轉(zhuǎn)換。

6.3 時(shí)鐘設(shè)計(jì)

• 時(shí)鐘頻率與抖動(dòng)：時(shí)鐘頻率應(yīng)在1 MHz至30 MHz之間，且應(yīng)盡量減少時(shí)鐘抖動(dòng)，可使用時(shí)鐘樹等方法進(jìn)行時(shí)鐘隔離。
• 時(shí)鐘端接：時(shí)鐘線應(yīng)進(jìn)行適當(dāng)?shù)亩私犹幚恚云ヅ湓醋杩购蛡鬏斁€特性阻抗，減少反射和信號(hào)失真。

6.4 布局與接地設(shè)計(jì)

• 布局原則：模擬和數(shù)字電路應(yīng)分開布局，信號(hào)走線應(yīng)盡量短，避免模擬和數(shù)字信號(hào)相互干擾。
• 接地設(shè)計(jì)：可使用單獨(dú)的模擬和數(shù)字接地平面，但需注意信號(hào)路由，以減少EMI/RFI。也可使用單個(gè)接地平面，通過(guò)合理的元件布局來(lái)降低噪聲。

七、總結(jié)

ADC10D020是一款功能強(qiáng)大、性能優(yōu)越的A/D轉(zhuǎn)換器，在低功耗、高分辨率和靈活性方面表現(xiàn)出色。通過(guò)合理的設(shè)計(jì)和布局，它能夠滿足多種應(yīng)用場(chǎng)景的需求。在實(shí)際設(shè)計(jì)過(guò)程中，我們需要充分考慮其各項(xiàng)特性和技術(shù)指標(biāo)，嚴(yán)格遵循設(shè)計(jì)注意事項(xiàng)，以確保系統(tǒng)的穩(wěn)定性和可靠性。大家在使用過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。