Texas Instruments CDCE913-Q1和CDCEL913-Q1時鐘合成器：特性、應(yīng)用與設(shè)計要點

在電子設(shè)計領(lǐng)域，時鐘合成器扮演著至關(guān)重要的角色，它能夠為各種電子設(shè)備提供精確穩(wěn)定的時鐘信號。今天我們要深入探討Texas Instruments公司的CDCE913-Q1和CDCEL913-Q1可編程1-PLL VCXO時鐘合成器，看看它們有哪些獨特的特性、適用于哪些應(yīng)用場景以及在設(shè)計中需要注意哪些要點。

文件下載：cdce913-q1.pdf

芯片特性剖析

1. 汽車應(yīng)用資質(zhì)

這兩款器件均符合汽車應(yīng)用標準，通過了AEC-Q100認證。CDCE913-Q1的工作溫度范圍為 -40°C 至 +125°C（1級），CDCEL913-Q1為 -40°C 至 +85°C（3級）。此外，它們還具有 H2 級別的人體模型（HBM）靜電放電（ESD）分類和 C6 級別的充電器件模型（CDM）ESD 分類，這使得它們在汽車復(fù)雜的電磁環(huán)境中能夠穩(wěn)定可靠地工作。這里不禁要問，這樣的溫度范圍和 ESD 防護能力，能滿足你所設(shè)計的汽車電子系統(tǒng)的需求嗎？

2. 功能安全能力

提供了有助于功能安全系統(tǒng)設(shè)計的文檔，這對于對安全性要求極高的汽車應(yīng)用來說是非常重要的。它可以幫助工程師更好地進行系統(tǒng)設(shè)計，確保整個系統(tǒng)的安全性和可靠性。

3. 系統(tǒng)可編程性和EEPROM

具備串行可編程易失性寄存器和非易失性 EEPROM 來存儲客戶設(shè)置。這意味著工程師可以根據(jù)實際需求對芯片進行靈活編程，并且即使在掉電后也能保留設(shè)置，方便后續(xù)使用。那么在實際應(yīng)用中，你會如何利用這個特性來優(yōu)化你的設(shè)計呢？

4. 靈活的輸入時鐘理念

支持多種輸入時鐘方式，包括 8MHz 至 32MHz 的外部晶體、拉范圍為 ±150ppm 的片上 VCXO 以及最高 160MHz 的單端 LVCMOS 輸入。這種靈活性使得芯片能夠適應(yīng)不同的應(yīng)用場景和輸入要求。

5. 自由可選輸出頻率

輸出頻率最高可達 230MHz，并且可以自由選擇，能夠滿足多種不同頻率的時鐘需求。這在一些對時鐘頻率要求較為特殊的應(yīng)用中，比如高速數(shù)據(jù)傳輸、高頻通信等領(lǐng)域，具有很大的優(yōu)勢。

6. 低噪聲PLL核心

PLL 環(huán)路濾波器組件集成在芯片內(nèi)部，具有較低的周期抖動（典型值為 50ps）。低噪聲的 PLL 核心可以保證輸出時鐘信號的穩(wěn)定性和精確性，減少對其他電路的干擾。

7. 獨立輸出電源引腳

CDCE913-Q1 提供 3.3V 和 2.5V 的輸出電源，CDCEL913-Q1 提供 1.8V 的輸出電源。獨立的輸出電源引腳可以根據(jù)不同的負載需求提供合適的電源，提高系統(tǒng)的穩(wěn)定性和兼容性。

8. 靈活的時鐘驅(qū)動器

具有三個用戶可定義的控制輸入 [S0, S1, S2]，可用于擴頻時鐘選擇、頻率切換、輸出使能或電源關(guān)閉等功能。這種靈活性讓工程師可以根據(jù)實際需求對芯片的功能進行自定義配置，大大增強了芯片的適用性。

應(yīng)用場景分析

這兩款時鐘合成器適用于多種汽車和其他電子設(shè)備應(yīng)用場景，具體如下：

1. 汽車領(lǐng)域

• 儀表盤：為儀表盤上的各種顯示和控制模塊提供精確的時鐘信號，確保數(shù)據(jù)的準確顯示和處理。
• 主機：在汽車信息娛樂系統(tǒng)的主機中，提供穩(wěn)定的時鐘信號，保證音頻、視頻的正常播放以及系統(tǒng)的流暢運行。
• 導(dǎo)航系統(tǒng)：為導(dǎo)航系統(tǒng)提供精確的時鐘，確保定位和導(dǎo)航的準確性。
• 高級駕駛輔助系統(tǒng)（ADAS）：在 ADAS 中，各種傳感器和處理器需要精確的時鐘同步，以確保系統(tǒng)的實時性和可靠性。

2. 其他領(lǐng)域

還可以為視頻、音頻、USB、IEEE1394、RFID、藍牙、WLAN、以太網(wǎng)和 GPS 等設(shè)備生成高精度時鐘，以及為 TI- DaVinci?、OMAP?、DSP 等器件提供常用的時鐘頻率。

設(shè)計要點提示

1. 電源供應(yīng)

在使用外部參考時鐘時，必須在 (V{DD}) 上升之前驅(qū)動 XIN/CLK，以避免輸出不穩(wěn)定的風(fēng)險。如果 (V{DDOUT}) 在 (V{DD}) 之前施加，建議將 (V{DD}) 拉至 GND，直到 (V_{DDOUT}) 上升。此外，芯片的電源上電控制連接到 1.8V 電源，在 1.8V 電源達到足夠電壓水平之前，整個設(shè)備將保持禁用狀態(tài)。這些電源供應(yīng)的注意事項，你在設(shè)計時可一定要牢記哦！

2. 布局設(shè)計

當(dāng) CDCE913-Q1 用作晶體緩沖器時，晶體兩端的任何寄生效應(yīng)都會影響 VCXO 的拉范圍。因此，應(yīng)將晶體單元放置在電路板上，并且盡可能靠近芯片，確保從晶體端子到 Xin 和 Xout 的走線長度相同。同時，在晶體和到芯片的走線區(qū)域下方，應(yīng)盡量避免布置其他信號線，以免產(chǎn)生噪聲耦合。另外，可能需要額外的離散電容器來滿足某些晶體的負載電容要求，應(yīng)將這些小電容器盡可能靠近芯片放置，并相對于 Xin 和 Xout 對稱。

3. 編程與配置

芯片的時鐘輸入、控制引腳、PLL 和輸出級均可由用戶配置。所有設(shè)置可以通過 I2C 總線手動寫入設(shè)備，也可以使用 TI Pro-Clock? 軟件進行編程。該軟件可以幫助用戶快速進行所有設(shè)置，并自動計算優(yōu)化性能和最低抖動所需的值。在編程過程中，需要注意 EEPROM 編程的相關(guān)時序和要求，例如在啟動 EEPROM 寫入周期之前，需要將 CLKIN 拉低，并在整個編程過程中保持低電平。

總結(jié)

Texas Instruments 的 CDCE913-Q1 和 CDCEL913-Q1 可編程1-PLL VCXO時鐘合成器具有豐富的特性、廣泛的應(yīng)用場景和一些需要注意的設(shè)計要點。作為電子工程師，我們可以充分利用它們的優(yōu)勢，設(shè)計出更加穩(wěn)定、可靠、高性能的電子系統(tǒng)。在實際應(yīng)用中，一定要仔細閱讀數(shù)據(jù)手冊，結(jié)合具體的設(shè)計要求，合理運用這些芯片的功能。那么，你在設(shè)計中是否會考慮使用這兩款時鐘合成器呢？歡迎在評論區(qū)分享你的想法和經(jīng)驗。