CDCE913-Q1 和 CDCEL913-Q1 器件是基于鎖相環(huán) (PLL) 的模塊化可編程時鐘合成器。這些器件提供靈活且可編程的選項,例如輸出時鐘、輸入信號和控制引腳,以便用戶可以根據(jù)自己的規(guī)格配置 CDCE913-Q1 和 CDCEL913-Q1。
CDCE913-Q1 和 CDCEL913-Q1 從單個輸入頻率生成多達三個輸出時鐘,以節(jié)省電路板空間和成本。此外,通過多個輸出,時鐘發(fā)生器可以用一個時鐘發(fā)生器替換多個晶體。這使得該設(shè)備非常適合 ADAS 中信息娛樂和攝像頭系統(tǒng)中的主機和遠(yuǎn)程信息處理應(yīng)用,因為這些平臺正在發(fā)展成為更小、更具成本效益的系統(tǒng)。
*附件:cdcel913-q1.pdf
此外,每個輸出都可以通過集成的可配置PLL在系統(tǒng)內(nèi)針對高達230MHz的任何時鐘頻率進行編程。PLL 還支持具有可編程下和中心擴展的擴頻時鐘 (SSC)。這提供了更好的電磁干擾 (EMI) 性能,使客戶能夠通過 CISPR-25 等行業(yè)標(biāo)準(zhǔn)。
頻率編程和SSC的定制可通過三個用戶定義的控制引腳進行訪問。這樣就無需使用額外的接口來控制時鐘。還可以根據(jù)用戶的需求定義特定的上電和斷電序列。
特性
- 符合汽車應(yīng)用標(biāo)準(zhǔn)
- AEC-Q100 符合以下標(biāo)準(zhǔn):
- 設(shè)備溫度等級
- 1 級 對于 CDCE913-Q1:–40°C 至 +125°C 環(huán)境工作溫度
- 3 級 對于 CDCEL913-Q1:–40°C 至 +85°C 環(huán)境工作溫度
- 設(shè)備 HBM ESD 分類等級 H2
- 設(shè)備 CDM ESD 分類等級 C6
- 設(shè)備溫度等級
- 功能安全功能
- 系統(tǒng)內(nèi)可編程性和EEPROM
- 串行可編程易失性寄存器
- 用于存儲客戶設(shè)置的非易失性EEPROM
- 靈活的輸入時鐘概念
- 外部晶體:8MHz至32MHz
- 片上VCXO:拉動范圍±150ppm
- 單端LVCMOS,頻率高達160MHz
- 自由選擇高達 230MHz 的輸出頻率
- 低噪聲PLL內(nèi)核
- 集成 PLL 回路濾波器組件
- 低周期抖動(典型值 50ps)
- 獨立的輸出電源引腳:
- CDCE913-Q1:3.3V 和 2.5V
- CDCEL913-Q1:1.8V
- 靈活的時鐘驅(qū)動器
- 1.8V器件電源
- 采用 TSSOP 封裝
- 用于輕松進行 PLL 設(shè)計和編程的開發(fā)和編程套件 (TI Pro-Clock?)
參數(shù)
方框圖
?1. 產(chǎn)品概述?
CDCE913-Q1和CDCEL913-Q1是德州儀器(TI)推出的汽車級可編程時鐘合成器,基于PLL(鎖相環(huán))技術(shù),支持1.8V、2.5V和3.3V輸出。
- ?關(guān)鍵特性?:
- 符合AEC-Q100汽車級認(rèn)證(CDCE913-Q1支持-40°C至+125°C,CDCEL913-Q1支持-40°C至+85°C)。
- 集成EEPROM,支持用戶自定義配置存儲。
- 輸入支持外部晶體(8MHz至32MHz)或LVCMOS時鐘信號(最高160MHz)。
- 輸出頻率可編程至230MHz,支持三路獨立輸出。
- 低抖動性能(典型值50ps),集成PLL環(huán)路濾波器。
?2. 應(yīng)用場景?
?3. 功能模塊?
- ?輸入模塊?:支持晶體振蕩器、VCXO(壓控晶體振蕩器)或LVCMOS輸入。
- ?PLL核心?:
- 支持分?jǐn)?shù)分頻,靈活生成目標(biāo)頻率。
- 可選擴頻時鐘(SSC),降低EMI干擾(中心擴展±2%或向下擴展-2%)。
- ?輸出模塊?:三路LVCMOS輸出,每路可獨立配置頻率、使能狀態(tài)(高阻、低電平或激活)。
?4. 控制與編程?
- ?控制引腳?:S0、S1/SDA、S2/SCL支持多模式配置(如頻率切換、SSC選擇、輸出使能)。
- ?I2C接口?:通過標(biāo)準(zhǔn)或快速模式(最高400kHz)編程寄存器,支持字節(jié)/塊讀寫操作。
- ?EEPROM?:保存用戶配置,支持1000次編程循環(huán),數(shù)據(jù)保留10年。
?5. 電氣特性?
- 工作電壓:VDD(1.8V)、VDDOUT(CDCE913-Q1: 2.5V/3.3V;CDCEL913-Q1: 1.8V)。
- 功耗:典型值11mA(PLL激活),30μA(待機模式)。
- 抖動性能:周期抖動典型50ps(PLL模式)。
?6. 封裝與布局?
- 14引腳TSSOP封裝(5mm×6.4mm)。
- 布局建議:晶體靠近芯片放置,避免電源層干擾,輸出端串聯(lián)終端電阻。
?7. 典型應(yīng)用設(shè)計?
- ?擴頻時鐘配置?:通過SSC降低EMI,例如±1%中心擴展可滿足55dBμV標(biāo)準(zhǔn)。
- ?頻率規(guī)劃?:通過PLL分頻比(M/N)和輸出分頻(Pdiv)實現(xiàn)目標(biāo)頻率(如27MHz輸入→108MHz輸出)。
?8. 安全與可靠性?
- ESD防護:HBM 2000V,CDM 1000V。
- 功能安全:提供文檔支持系統(tǒng)級安全設(shè)計。
?文檔結(jié)構(gòu)?
包含特性、引腳定義、電氣參數(shù)、寄存器映射(如控制終端配置、PLL設(shè)置)、應(yīng)用示例及機械封裝信息,完整覆蓋設(shè)計、編程與測試需求。
-
鎖相環(huán)
+關(guān)注
關(guān)注
36文章
630瀏覽量
90510 -
電路板
+關(guān)注
關(guān)注
140文章
5199瀏覽量
105456 -
可編程
+關(guān)注
關(guān)注
2文章
1185瀏覽量
41136 -
pll
+關(guān)注
關(guān)注
6文章
966瀏覽量
137240 -
時鐘合成器
+關(guān)注
關(guān)注
0文章
102瀏覽量
8796
發(fā)布評論請先 登錄
CDCE937和CDCEL937是基于模塊化PLL的低成本高性能可編程時鐘合成器、乘法器和分配器
CDCEx937-Q1可編程3-PLL VCXO時鐘頻率合成器數(shù)據(jù)表

CDCE949-Q1可編程4-PLL VCXO時鐘合成器數(shù)據(jù)表

CDCE813-Q1可編程1-PLL時鐘合成器和抖動消除器數(shù)據(jù)表

CDCE913-Q1和CDCEL913-Q1可編程1-PLL VCXO時鐘合成器數(shù)據(jù)表

CDCEL824可編程2 PLL時鐘合成器數(shù)據(jù)表

?CDCEL824 可編程雙PLL時鐘合成器技術(shù)文檔總結(jié)

?CDCE913-Q1和CDCEL913-Q1可編程時鐘合成器技術(shù)文檔總結(jié)

?CDCE937-Q1/CDCEL937-Q1 可編程時鐘合成器技術(shù)文檔總結(jié)

?CDCE949-Q1 可編程時鐘合成器技術(shù)文檔總結(jié)

CDCEL913 具有 1.8V LVCMOS 輸出的可編程 1-PLL VCXO 時鐘合成器技術(shù)手冊

CDCEL949 具有1.8V LVCMOS輸出的可編程4-PLL VCXO時鐘合成器技術(shù)手冊

CDCE937 可編程 3-PLL VCXO 時鐘合成器技術(shù)手冊

評論