CDCE937-Q1 和 CDCEL937-Q1：汽車應(yīng)用中的可編程時鐘合成器

在汽車電子領(lǐng)域，對高性能、靈活且可靠的時鐘合成器的需求日益增長。CDCE937-Q1 和 CDCEL937-Q1 這兩款可編程時鐘合成器，憑借其豐富的特性和廣泛的應(yīng)用范圍，成為了眾多汽車電子系統(tǒng)設(shè)計的理想選擇。下面，我們就來深入了解一下這兩款器件。

文件下載：cdce937-q1.pdf

1. 特性亮點(diǎn)

1.1 汽車級資質(zhì)

這兩款器件通過了 AEC - Q100 認(rèn)證，具有廣泛的溫度范圍（-40°C 至 125°C），能適應(yīng)汽車復(fù)雜的工作環(huán)境。同時，其 HBM ESD 分類為 2 級，CDM ESD 分類為 C4B 級，具備良好的靜電防護(hù)能力，提高了器件的可靠性。

1.2 靈活的編程能力

• 寄存器與 EEPROM：支持系統(tǒng)內(nèi)編程，擁有串行可編程的易失性寄存器和非易失性 EEPROM，可存儲用戶設(shè)置，方便靈活配置。
• 輸入時鐘概念：支持 8MHz 至 32MHz 的外部晶體輸入，片上 VCXO 的拉范圍為 ±150ppm，還可接受單端 LVCMOS 高達(dá) 160MHz 的輸入信號。
• 輸出頻率選擇：可自由選擇高達(dá) 230MHz 的輸出頻率，滿足不同應(yīng)用的時鐘需求。

1.3 低噪聲與高精度

• 低噪聲 PLL 核心：集成了 PLL 環(huán)路濾波器組件，具有低周期抖動（典型值 60ps），能生成高精度的時鐘信號。
• 可編程 SSC 調(diào)制：支持 0PPM 時鐘生成，可進(jìn)行可編程的擴(kuò)頻時鐘（SSC）調(diào)制，有效降低電磁干擾（EMI），幫助產(chǎn)品通過行業(yè)標(biāo)準(zhǔn)，如 CISPR - 25。

1.4 多應(yīng)用支持

能夠為視頻、音頻、USB、IEEE1394、RFID、藍(lán)牙、WLAN、以太網(wǎng)和 GPS 等應(yīng)用生成高精度時鐘，還能生成與 TI - DaVinci、OMAP、DSP 等常用的通用時鐘頻率。

1.5 其他特性

• 獨(dú)立輸出電源引腳：CDCE937 - Q1 支持 3.3V 和 2.5V 輸出電源，CDCEL937 - Q1 支持 1.8V 輸出電源，方便不同電壓需求的應(yīng)用。
• 靈活的時鐘驅(qū)動：通過三個用戶可定義的控制輸入（S0/S1/S2），可實現(xiàn) SSC 選擇、頻率切換、輸出使能或電源關(guān)閉等功能。
• 寬溫度范圍與封裝：工作溫度范圍為 -40°C 至 125°C，采用 TSSOP 封裝，便于 PCB 布局。此外，還提供開發(fā)和編程套件（TI Pro - Clock?），方便 PLL 設(shè)計和編程。

2. 應(yīng)用場景

這兩款器件在汽車電子領(lǐng)域有廣泛的應(yīng)用，如儀表盤、主機(jī)、導(dǎo)航系統(tǒng)和高級駕駛輔助系統(tǒng)（ADAS）等。在這些應(yīng)用中，它們能夠提供穩(wěn)定、高精度的時鐘信號，滿足系統(tǒng)對時鐘的嚴(yán)格要求。

3. 詳細(xì)描述

3.1 功能概述

CDCE937 - Q1 和 CDCEL937 - Q1 是基于鎖相環(huán)（PLL）的模塊化可編程時鐘合成器。它們可以從單個輸入頻率生成多達(dá)七個輸出時鐘，節(jié)省了電路板空間和成本。用戶可以通過集成的、可配置的 PLL 對每個輸出進(jìn)行編程，實現(xiàn)所需的時鐘頻率。同時，PLL 支持?jǐn)U頻時鐘（SSC），可選擇中心擴(kuò)展或向下擴(kuò)展，提高了 EMI 性能。

3.2 引腳配置與功能

3.3 電氣特性

• 電源電流：在不同工作模式下，如所有輸出關(guān)閉、所有輸出開啟等，器件的電源電流表現(xiàn)不同。例如，所有輸出關(guān)閉，f(CLK) = 27MHz，f(VCO) = 135MHz 時，所有 PLL 開啟的電源電流為 29mA，每個 PLL 約為 9mA。
• 輸出特性：LVCMOS 輸出頻率可達(dá) 230MHz，不同輸出電源電壓下（如 3.3V、2.5V、1.8V），輸出電壓、電流和抖動等特性有所差異。例如，Vddout = 3.3V 時，LVCMOS 高電平輸出電壓在不同負(fù)載電流下有不同表現(xiàn)。

3.4 編程與配置

• 數(shù)據(jù)協(xié)議：支持字節(jié)寫、字節(jié)讀、塊寫和塊讀操作。通過 SDA 和 SCL 總線進(jìn)行編程，可對內(nèi)部寄存器進(jìn)行讀寫操作。在進(jìn)行 EEPROM 編程時，需要注意一些特殊的操作步驟，如在編程前將 CLKIN 拉低，并在編程過程中保持低電平。
• 命令代碼定義：通過不同的命令代碼位定義不同的操作類型，如塊讀/寫操作或字節(jié)讀/寫操作，以及字節(jié)偏移等信息。
• 寄存器映射：包括通用配置寄存器、PLL 配置寄存器等，用戶可以通過這些寄存器對輸入時鐘、控制引腳、PLL 和輸出階段進(jìn)行配置。例如，在通用配置寄存器中，可以選擇輸入時鐘類型、設(shè)備地址等。

4. 應(yīng)用設(shè)計要點(diǎn)

4.1 典型應(yīng)用示例

以 CDCE937 - Q1 在信息娛樂系統(tǒng)中的應(yīng)用為例，使用 1.8V 單電源，通過外部晶體（如 27MHz 晶體）提供輸入頻率，可生成多個不同頻率的時鐘輸出，滿足系統(tǒng)中不同模塊的時鐘需求。

4.2 設(shè)計注意事項

• SSC 調(diào)制：擴(kuò)頻時鐘（SSC）調(diào)制可有效降低 EMI，但需要根據(jù)具體的設(shè)計要求選擇合適的調(diào)制參數(shù)，如調(diào)制量、調(diào)制頻率和調(diào)制形狀等。
• PLL 頻率規(guī)劃：根據(jù)輸入頻率和所需輸出頻率，合理計算 PLL 的乘數(shù)和除數(shù)。使用 TI Pro - Clock? 軟件可以自動計算 P、Q、R 和 N' 等參數(shù)，簡化設(shè)計過程。
• 晶體振蕩器啟動：當(dāng)作為晶體緩沖器使用時，晶體振蕩器的啟動時間可能會比內(nèi)部 PLL 鎖定時間長。例如，27MHz 晶體輸入，8pF 負(fù)載時，晶體啟動時間約為 250μs，而 PLL 鎖定時間約為 10μs。
• 頻率調(diào)整：通過 VCXO 控制輸入 (V_{ctr}) 可以調(diào)整頻率。如果使用 PWM 調(diào)制信號作為控制信號，需要外部濾波器。
• 未使用的輸入和輸出：未使用的輸入應(yīng)設(shè)置為 GND，未使用的輸出應(yīng)留空。如果某個輸出塊不使用，建議禁用該塊，但仍需為所有輸出塊提供電源。
• 模式切換：在從 XO 模式切換到 VCXO 模式時，需要按照特定步驟操作，以確保輸出頻率居中到 0ppm。

4.3 電源供應(yīng)建議

在使用外部參考時鐘時，應(yīng)先驅(qū)動 XIN/CLK 再使 (V{DD}) 上升，以避免輸出不穩(wěn)定。如果 (V{DDOUT}) 在 (V{DD}) 之前施加，建議將 (V{DD}) 拉至 GND 直到 (V_{DDOUT}) 上升。

4.4 布局指南

• 晶體放置：晶體應(yīng)盡可能靠近器件放置，且從晶體端子到 Xin 和 Xout 的布線長度應(yīng)相同，以減少寄生效應(yīng)影響 VCXO 的拉范圍。
• 電容配置：對于某些晶體的負(fù)載電容要求，可能需要添加額外的離散電容。應(yīng)將這些小電容盡可能靠近器件放置，并相對于 Xin 和 Xout 對稱。
• 旁路電容：旁路電容應(yīng)靠近器件引腳放置，使用 0402 尺寸的電容便于信號布線，并確保與電源的連接盡可能短，通過低阻抗連接接地。

5. 總結(jié)

CDCE937 - Q1 和 CDCEL937 - Q1 可編程時鐘合成器為汽車電子應(yīng)用提供了高度靈活、高性能的時鐘解決方案。它們的豐富特性和廣泛應(yīng)用范圍，使得電子工程師在設(shè)計汽車儀表盤、信息娛樂系統(tǒng)、ADAS 等系統(tǒng)時，能夠更加輕松地滿足系統(tǒng)對時鐘的嚴(yán)格要求。在實際應(yīng)用中，工程師需要根據(jù)具體的設(shè)計需求，合理配置器件參數(shù)，并注意布局和電源供應(yīng)等方面的問題，以充分發(fā)揮這兩款器件的優(yōu)勢。