探索LMK00101：高性能LVCMOS時(shí)鐘扇出緩沖器的卓越性能與應(yīng)用

作為一名電子工程師，在硬件設(shè)計(jì)中，時(shí)鐘信號(hào)的穩(wěn)定性和低抖動(dòng)性至關(guān)重要，它直接影響著整個(gè)系統(tǒng)的性能和可靠性。今天，我們就來深入探討一款高性能的LVCMOS時(shí)鐘扇出緩沖器——LMK00101，看看它能為我們的設(shè)計(jì)帶來哪些驚喜。

文件下載：lmk00101.pdf

一、產(chǎn)品概述

LMK00101是德州儀器（TI）推出的一款高性能、低噪聲的LVCMOS扇出緩沖器，能夠從差分、單端或晶體輸入分配10個(gè)超低抖動(dòng)時(shí)鐘。它具有以下顯著特點(diǎn)：

• 多輸入類型支持：擁有DC至200MHz的通用輸入，支持LVPECL、LVDS、HCSL、SSTL、LVCMOS/LVTTL等多種輸入類型，還具備晶體振蕩器接口，晶體輸入頻率范圍為10至40MHz。
• 超低抖動(dòng)和低偏斜：輸出偏斜僅為6ps，在156.25MHz（12kHz至20MHz）時(shí)的附加相位抖動(dòng)低至30fs，確保了時(shí)鐘信號(hào)的高度穩(wěn)定性。
• 低傳播延遲：能夠快速響應(yīng)輸入時(shí)鐘信號(hào)，減少信號(hào)傳輸?shù)难舆t。
• 靈活的電源配置：核心電源電壓可設(shè)置為2.5V或3.3V，輸出電源電壓可針對(duì)每個(gè)輸出組分別設(shè)置為1.5V、1.8V、2.5V或3.3V，支持單電源或雙電源（低功耗）運(yùn)行，可根據(jù)實(shí)際需求靈活調(diào)整，降低功耗并實(shí)現(xiàn)輸出電平兼容性。
• 小巧封裝：采用32引腳的WQFN封裝（5.0 x 5.0 x 0.8mm），節(jié)省電路板空間，適合各種緊湊型設(shè)計(jì)應(yīng)用。

二、目標(biāo)應(yīng)用領(lǐng)域

LMK00101憑借其出色的性能，廣泛應(yīng)用于多個(gè)領(lǐng)域，包括但不限于：

• 無線通信：在RRU（射頻拉遠(yuǎn)單元）應(yīng)用中作為L(zhǎng)O（本地振蕩器）參考分配，為無線基站提供穩(wěn)定的時(shí)鐘信號(hào)，確保通信質(zhì)量。
• 網(wǎng)絡(luò)通信：適用于SONET、以太網(wǎng)、光纖通道線卡以及光傳輸網(wǎng)絡(luò)，滿足高速數(shù)據(jù)傳輸對(duì)時(shí)鐘精度的要求。
• 接入網(wǎng)：在GPON OLT/ONU（吉比特?zé)o源光網(wǎng)絡(luò)光線路終端/光網(wǎng)絡(luò)單元）中提供精確的時(shí)鐘同步，保障數(shù)據(jù)的準(zhǔn)確傳輸。
• 服務(wù)器與存儲(chǔ)：為服務(wù)器和存儲(chǔ)區(qū)域網(wǎng)絡(luò)提供穩(wěn)定的時(shí)鐘信號(hào)，確保數(shù)據(jù)存儲(chǔ)和處理的高效性。
• 醫(yī)療與測(cè)試設(shè)備：在醫(yī)療成像、便攜式測(cè)試和測(cè)量設(shè)備中，保證設(shè)備的高精度和可靠性。
• 音視頻設(shè)備：為高端A/V設(shè)備提供高質(zhì)量的時(shí)鐘信號(hào)，提升音視頻的播放質(zhì)量。

三、功能特性詳解

3.1 電源供應(yīng)

LMK00101采用分離式的核心電源（(V{dd})）和輸出電源（(V{ddo})）設(shè)計(jì)，這種設(shè)計(jì)允許輸出緩沖器與核心電源使用相同的電壓（3.3V或2.5V），或者采用更低的電源電壓（1.5V、1.8V、2.5V或3.3V）。與單電源操作相比，雙電源操作不僅能夠降低功耗，還能實(shí)現(xiàn)輸出電平的兼容性。需要注意的是，在使用過程中要確保(V{ddo})電壓不超過(V{dd})電壓，以防止內(nèi)部ESD保護(hù)電路啟動(dòng)，同時(shí)不要斷開或接地任何(V_{ddo})引腳，因?yàn)檫@些引腳在輸出組內(nèi)是內(nèi)部連接的。

3.2 時(shí)鐘輸入

該器件具有三種不同的輸入：CLKin0/CLKin0、CLKin1/CLKin1和OSCin，以下是對(duì)其詳細(xì)介紹：

• 輸入選擇：通過SEL0和SEL1引腳控制時(shí)鐘輸入的選擇，具體邏輯如下表所示。當(dāng)選擇CLKin0或CLKin1時(shí)，晶體電路將斷電；當(dāng)選擇OSCin時(shí)，晶體振蕩器將啟動(dòng)，并將其時(shí)鐘分配到所有輸出端。此外，OSCin也可以由單端時(shí)鐘驅(qū)動(dòng)，最高頻率可達(dá)200MHz。

• *CLKin/CLKin引腳*：LMK00101有兩個(gè)差分輸入（CLKin0/CLKin0和CLKin1/CLKin1*），可以單端或差分驅(qū)動(dòng)，能夠接受AC或DC耦合的3.3V/2.5V LVPECL、LVDS或其他滿足輸入要求的差分和單端信號(hào)。當(dāng)使用差分信號(hào)且(V_{CM})超出指定(VID)的可接受范圍時(shí)，時(shí)鐘必須進(jìn)行AC耦合。如果未選擇晶體模式且CLKin引腳沒有施加AC信號(hào)，輸出狀態(tài)將根據(jù)輸入狀態(tài)而定，具體如下表所示。

• OSCin/OSCout引腳：該引腳連接晶體振蕩器，當(dāng)選擇OSCin時(shí)，晶體振蕩器將通電。同樣，OSCin也可以由單端時(shí)鐘驅(qū)動(dòng)。如果選擇晶體模式且引腳沒有施加AC信號(hào)，輸出狀態(tài)將如下表所示。需要注意的是，在晶體模式下，OSCin不允許處于開放狀態(tài)，否則輸出可能會(huì)由于晶體振蕩器電路而振蕩。

3.3 時(shí)鐘輸出

LMK00101擁有10個(gè)LVCMOS輸出，通過輸出使能引腳（OE）控制輸出狀態(tài)。當(dāng)OE引腳保持高電平時(shí)，輸出被啟用；當(dāng)OE引腳保持低電平時(shí)，輸出保持低電平狀態(tài)，具體邏輯如下表所示。OE引腳與輸入時(shí)鐘同步，以確保沒有短脈沖。當(dāng)OE從低電平變?yōu)楦唠娖綍r(shí)，輸出最初將具有約400Ω的接地阻抗，直到輸入時(shí)鐘的第二個(gè)下降沿，之后輸出將緩沖輸入信號(hào)。如果在沒有輸入時(shí)鐘的情況下將OE引腳從低電平變?yōu)楦唠娖?，輸出將保持高電平或低電平狀態(tài)，不會(huì)振蕩。當(dāng)OE引腳從高電平變?yōu)榈碗娖綍r(shí)，輸出將在時(shí)鐘輸入的第二個(gè)下降沿后變?yōu)榈碗娖?，然后在下一個(gè)上升沿后變?yōu)榻茫ǜ咦钁B(tài)）。

此外，如果應(yīng)用中不需要使用全部10個(gè)輸出，未使用的輸出應(yīng)保持浮空狀態(tài)，并盡量減少銅長(zhǎng)度以降低電容，這樣可以使該輸出消耗的輸出電流最小。

四、電氣特性

4.1 電源相關(guān)特性

• 核心電源電壓（(V_{dd})）：范圍為2.375V至3.45V，典型值為2.5V或3.3V。
• 輸出電源電壓（(V_{ddo})）：范圍為1.425V至(V_{dd})，典型值可選1.5V、1.8V、2.5V或3.3V。
• 核心電流（(I_{Vdd})）：在無CLKin輸入時(shí)，典型值為16mA，最大值為25mA；當(dāng)(V{ddo}=3.3V)，(F{test}=100MHz)時(shí)，電流為24mA；當(dāng)(V{ddo}=2.5V)，(F{test}=100MHz)時(shí)，電流為20mA。
• 每個(gè)輸出的電流（(I_{Vddo[n]})）：當(dāng)(V{ddo}=2.5V)，(OE=High)，(F{test}=100MHz)時(shí)，典型值為5mA；當(dāng)(V{ddo}=3.3V)，(OE=High)，(F{test}=100MHz)時(shí)，典型值為7mA；當(dāng)(OE=Low)時(shí)，電流為0.1mA。
• 總設(shè)備電流（(I{Vdd}+I{Vddo})）：當(dāng)(OE=High)，(F_{test}=100MHz)時(shí)，典型值為95mA；當(dāng)(OE=Low)時(shí)，典型值為16mA。

4.2 輸出特性

• 輸出偏斜（Skew）：在輸出之間測(cè)量，參考CLKout0，典型值為6ps，最大值為25ps。
• 傳播延遲（(t_{PD})）：在不同的電源電壓和負(fù)載條件下有所不同。例如，當(dāng)(C{L}=5pF)，(R{L}=50Ω)，(V{dd}=3.3V)，(V{ddo}=3.3V)時(shí)，最小值為0.85ns，典型值為1.4ns，最大值為2.2ns；當(dāng)(V{dd}=2.5V)，(V{ddo}=1.5V)時(shí)，最小值為1.1ns，典型值為1.8ns，最大值為2.8ns。
• 輸出頻率（(f_{CLKout})）：范圍從DC至200MHz。
• 上升/下降時(shí)間（(t_{Rise})）：在不同的電源電壓和負(fù)載電容下有所變化。例如，當(dāng)(V{dd}=3.3V)，(V{ddo}=1.8V)，(C_{L}=10pF)時(shí)，典型值為250ps。
• 輸出低電壓（(V_{CLKout Low})）：最大值為0.1V。
• 輸出高電壓（(V_{CLKout High})）：為(V_{ddo}- 0.1V)。
• 輸出電阻（(R_{CLKout})）：典型值為50Ω。
• RMS附加抖動(dòng)（(t_{j})）：當(dāng)(f{CLKout}=156.25MHz)，CMOS輸入擺率≥2V/ns，(C{L}=5pF)，帶寬為12kHz至20MHz時(shí)，典型值為30fs。

4.3 數(shù)字輸入特性

• 輸入低電壓（(V_{Low})）：當(dāng)(V_{dd}=2.5V)時(shí)，最大值為0.4V。
• 輸入高電壓（(V_{High})）：當(dāng)(V{dd}=2.5V)時(shí)，最小值為1.3V；當(dāng)(V{dd}=3.3V)時(shí)，最小值為1.6V。
• 高電平輸入電流（(I_{IH})）：最大值為50μA。
• 低電平輸入電流（(I_{IL})）：范圍為 -5μA至5μA。

4.4 時(shí)鐘輸入規(guī)范

• 高電平輸入電流（(I_{IH})）：當(dāng)(V{CLKin}=V{dd})時(shí)，最大值為20μA。
• 低電平輸入電流（(I_{IL})）：當(dāng)(V_{CLKin}=0V)時(shí)，最小值為 -20μA。
• 輸入高電壓（(V_{IH})）：最大值為(V_{dd})。
• 輸入低電壓（(V_{IL})）：為接地電平。
• 差分輸入共模輸入電壓（(V_{CM})）：在不同的差分輸入電壓擺幅（(V{ID})）下有所不同，范圍為0.5V至(V{dd}- 0.9V)。
• 單端輸入電壓擺幅（(V_{I_SE})）：范圍為0.3V至2Vpp。
• 差分輸入電壓擺幅（(V_{ID})）：范圍為0.15V至1.5V。

4.5 晶體輸入特性

• 輸入頻率（(f_{OSCin})）：?jiǎn)味溯斎?，OSCout浮空時(shí)，范圍從DC至200MHz。
• 晶體頻率輸入范圍（(f_{XTAL})）：對(duì)于基模晶體，當(dāng)(f{Xtal} ≤ 30MHz)時(shí)，ESR < 200Ω；當(dāng)(f{Xtal} > 30MHz)時(shí)，ESR < 120Ω，頻率范圍為10MHz至40MHz。
• 并聯(lián)電容（(C_{OSCin})）：典型值為1pF。
• 輸入高電壓（(V_{IH})）：?jiǎn)味溯斎?，OSCout浮空時(shí)，最大值為2.5V。

五、典型性能特性

文檔中給出了一些典型性能特性曲線，展示了LMK00101在不同條件下的性能表現(xiàn)：

• RMS抖動(dòng)與CLKin擺率的關(guān)系：在100MHz時(shí)鐘頻率下，不同溫度（-40°C、25°C、85°C）時(shí)，RMS抖動(dòng)隨CLKin差分輸入擺率的變化情況。從曲線可以看出，輸入擺率越高，RMS抖動(dòng)越低，因此為了獲得最佳的相位噪聲和抖動(dòng)性能，建議輸入擺率達(dá)到2V/ns（差分）或更高。
• 噪聲底與CLKin擺率的關(guān)系：同樣在100MHz時(shí)鐘頻率下，不同溫度時(shí)噪聲底隨CLKin差分輸入擺率的變化。較低的輸入擺率會(huì)導(dǎo)致噪聲底升高，進(jìn)一步證明了高輸入擺率對(duì)性能的重要性。
• LVCMOS輸出擺幅與頻率的關(guān)系：展示了不同輸出電源電壓（(V_{ddo}=1.5V)、1.8V、2.5V、3.3V）下，LVCMOS輸出擺幅隨頻率的變化。這有助于我們根據(jù)實(shí)際應(yīng)用需求選擇合適的輸出電源電壓。
• 每個(gè)輸出的電流與頻率的關(guān)系：不同輸出電源電壓下，每個(gè)輸出的電流隨頻率的變化情況，為電源設(shè)計(jì)提供了參考。

六、應(yīng)用注意事項(xiàng)

6.1 驅(qū)動(dòng)時(shí)鐘輸入

• 輸入信號(hào)類型：LMK00101的兩個(gè)差分輸入（CLKin0/CLKin0和CLKin1/CLKin1）能夠接受多種類型的信號(hào)，但為了獲得最佳的相位噪聲和抖動(dòng)性能，建議使用差分輸入信號(hào)，因?yàn)樗ǔ＞哂懈叩臄[率和共模噪聲抑制能力。輸入擺率應(yīng)盡量達(dá)到2V/ns（差分）或更高，較低的擺率會(huì)導(dǎo)致噪聲底和抖動(dòng)性能下降。
• 單端輸入處理：如果需要使用單端時(shí)鐘驅(qū)動(dòng)，應(yīng)確保其符合電氣特性中CLKin引腳的單端輸入規(guī)范。對(duì)于較大的單端輸入信號(hào)（如3.3V或2.5V LVCMOS），應(yīng)在輸入附近放置一個(gè)50Ω負(fù)載電阻，用于信號(hào)衰減和線路終端，以防止輸入過載和反射?？梢圆捎肁C耦合或DC耦合的方式連接單端時(shí)鐘，具體配置方法見文檔中的相關(guān)電路圖。
• OSCin輸入：如果不使用晶體振蕩器電路，也可以用單端外部時(shí)鐘驅(qū)動(dòng)OSCin輸入，但建議優(yōu)先使用差分輸入（CLKinX），因?yàn)樗哂懈叩墓ぷ黝l率、更好的共模特性、更高的電源噪聲抑制能力以及在電源電壓和溫度變化時(shí)更穩(wěn)定的性能。

6.2 晶體接口

LMK00101集成了晶體振蕩器電路，支持基模AT切割晶體。在設(shè)計(jì)晶體接口時(shí)，需要注意以下幾點(diǎn)：

• 負(fù)載電容：負(fù)載電容（(C{L})）通常在18至20pF之間，但器件的OSCin輸入電容（(C{IN}=1pF)典型）和PCB雜散電容（(C{STRAY})約1至3pF）會(huì)影響離散負(fù)載電容值(C{1})和(C{2})。通常，為了達(dá)到最佳對(duì)稱性，(C{1}=C{2})，可根據(jù)公式計(jì)算(C{1})的值。
• 晶體功耗：電氣特性中提供了確保晶體啟動(dòng)的條件，但未規(guī)定晶體功耗。設(shè)計(jì)者需要確保晶體功耗不超過晶體制造商規(guī)定的最大驅(qū)動(dòng)電平，否則可能會(huì)導(dǎo)致晶體過早老化、頻率偏移甚至最終失效。可以通過測(cè)量晶體中的RMS電流，使用公式計(jì)算晶體功耗，并根據(jù)需要調(diào)整外部電阻(R_{LIM})的值來限制晶體驅(qū)動(dòng)電平。

6.3 電源紋波抑制

在實(shí)際系統(tǒng)應(yīng)用中，電源噪聲（紋波）可能會(huì)影響器件性能。LMK00101的電源紋波抑制（PSRR）通過在(V_{ddo})電源上注入紋波信號(hào)，測(cè)量時(shí)鐘輸出上的單邊帶相位雜散電平（以dBc為單位）來評(píng)估。文檔中給出了