Texas Instruments CDCM1804：一款強(qiáng)大的時鐘緩沖器，電子工程師的得力助手

作為一名電子工程師，在日常的硬件設(shè)計開發(fā)中，時鐘緩沖器是我們經(jīng)常會用到的器件之一。它在時鐘信號的分配、處理等方面起著至關(guān)重要的作用。今天，就來和大家詳細(xì)聊聊Texas Instruments（TI）推出的CDCM1804，一款1:3 LVPECL時鐘緩沖器，它還帶有額外的LVCMOS輸出和可編程分頻器，功能十分強(qiáng)大。

文件下載：cdcm1804.pdf

一、CDCM1804的特性亮點(diǎn)

1.1 信號分配能力

CDCM1804能夠?qū)⒁粚Σ罘謺r鐘輸入分配到三對LVPECL差分時鐘輸出Y[2:0]和Y[2:0]，同時還提供一個單端LVCMOS輸出Y3。這種多輸出的設(shè)計可以滿足不同電路對時鐘信號的需求，比如在一些復(fù)雜的數(shù)字系統(tǒng)中，不同模塊可能需要不同類型的時鐘信號，CDCM1804就可以很好地實(shí)現(xiàn)信號的分配。

1.2 可編程輸出分頻器

對于兩個LVPECL輸出和LVCMOS輸出，CDCM1804提供了可編程的輸出分頻器。這意味著我們可以根據(jù)具體的設(shè)計需求，對時鐘信號進(jìn)行分頻處理，從而得到不同頻率的時鐘信號。在一些對時鐘頻率要求較為靈活的應(yīng)用中，這個特性就顯得非常實(shí)用。

1.3 低輸出偏移

在時鐘分配應(yīng)用中，低輸出偏移是非常關(guān)鍵的指標(biāo)。CDCM1804的LVPECL輸出具有典型值為15 ps的低輸出偏移，能夠保證時鐘信號在各個輸出端的一致性。同時，LVCMOS和LVPECL轉(zhuǎn)換之間的輸出偏移為1.6 ns，有效地減少了噪聲的影響，提高了信號的穩(wěn)定性。

1.4 寬電源電壓范圍和高信號速率

電源電壓范圍為3 V - 3.6 V，這使得CDCM1804在不同的電源環(huán)境下都能穩(wěn)定工作。其LVPECL信號速率可達(dá)800 MHz，LVCMOS信號速率可達(dá)200 MHz，能夠滿足高速電路的設(shè)計需求。

1.5 寬共模范圍和多種信號兼容性

差分輸入級具有寬共模范圍，能夠接受LVDS、HSTL、CML、VML、SSTL - 2等多種差分信號，以及LVTTL/LVCMOS單端信號。這種廣泛的信號兼容性使得CDCM1804在不同的電路系統(tǒng)中都能方便地使用。

1.6 小封裝設(shè)計

采用24 - 引腳QFN封裝（4 mm × 4 mm），體積小巧，節(jié)省了電路板的空間，適合用于對空間要求較高的設(shè)計。

二、功能與控制

2.1 輸出模式控制

CDCM1804有三個控制端子S0、S1和S2，以及一個使能端子EN，用于選擇不同的輸出模式設(shè)置。S[2:0]和EN都是3 - 電平輸入，總共可以提供54種不同的組合，為我們的設(shè)計提供了豐富的選擇。通過合理設(shè)置這些控制端子，我們可以實(shí)現(xiàn)對各個輸出的靈活配置，比如選擇不同的分頻比、使某些輸出禁用等。

2.2 使能功能

當(dāng)EN端子被拉低到GND時，可以使所有輸出禁用，并將它們置于高阻（或3 - 態(tài)）輸出狀態(tài)，這在一些需要對輸出進(jìn)行控制的應(yīng)用中非常有用，例如在系統(tǒng)初始化或低功耗模式下，可以通過控制EN端子來關(guān)閉不必要的輸出，以降低功耗。

三、電氣特性分析

3.1 輸入特性

LVPECL輸入的頻率范圍為0 - 800 MHz，具有高輸入阻抗（約300 kΩ）和低輸入電容（約1 pF），能夠減少對輸入信號源的負(fù)載影響。輸入電壓擺幅在一定范圍內(nèi)可以保證器件的正常工作和交流特性的要求。

3.2 輸出特性

3.2.1 LVPECL輸出

LVPECL輸出的頻率范圍同樣為0 - 800 MHz，具有低輸出偏移、快速的上升和下降時間等優(yōu)點(diǎn)。輸出電壓擺幅在500 mV左右，能夠滿足大多數(shù)LVPECL接口的要求。同時，輸出電容約為1 pF，負(fù)載能力較強(qiáng)。

3.2.2 LVCMOS輸出

LVCMOS輸出的頻率范圍為0 - 200 MHz，與LVPECL輸出之間有一定的偏移，以減少信號轉(zhuǎn)換時的噪聲影響。輸出電壓和電流特性能夠滿足LVCMOS接口的標(biāo)準(zhǔn)，并且具有較好的負(fù)載驅(qū)動能力。

3.3 抖動和噪聲特性

在抖動方面，從輸入到LVPECL輸出和LVCMOS輸出的附加相位抖動都非常小，例如在特定的頻率范圍內(nèi)，LVPECL輸出的附加相位抖動典型值小于0.15 ps rms，LVCMOS輸出的附加相位抖動典型值小于0.25 ps rms。這表明CDCM1804在時鐘信號處理方面具有較高的穩(wěn)定性和準(zhǔn)確性。在相位噪聲方面，從相關(guān)的圖表可以看出，其在不同頻率偏移下的附加相位噪聲也處于較低水平，能夠?yàn)橄到y(tǒng)提供干凈的時鐘信號。

3.4 電源電流特性

在不同的負(fù)載和工作模式下，CDCM1804的電源電流表現(xiàn)不同。在全負(fù)載情況下，典型電流消耗約為160 mA；在無負(fù)載情況下，電流消耗約為110 mA。當(dāng)禁用一個LVPECL輸出級時，可以節(jié)省約10 mA的電流，而在所有輸出處于高阻態(tài)時，電流消耗僅為0.5 mA。這種靈活的電源電流特性使得我們可以根據(jù)實(shí)際應(yīng)用場景來優(yōu)化功耗。

四、熱設(shè)計與PCB布局

4.1 熱阻特性

QFN - 24封裝的CDCM1804在不同的散熱條件下具有不同的熱阻特性。在沒有熱過孔的情況下，熱阻RθJA - 1為106.6 °C/W；而在PCB上添加四個直徑為22 mil的熱過孔后，熱阻RθJA - 2可降低至55.4 °C/W。通過合理的熱設(shè)計，可以有效降低芯片的溫度，提高其可靠性和穩(wěn)定性。

4.2 PCB布局建議

為了保證良好的散熱性能，建議在PCB設(shè)計時，將封裝的散熱焊盤與PCB有效連接，并設(shè)置四個熱過孔。同時，要注意對輸入信號的PCB走線進(jìn)行適當(dāng)?shù)亩私?，以?yōu)化噪聲性能。例如，對于差分信號輸入，建議在輸入端子之間盡可能靠近地放置一個100 Ω的端接電阻，或者采用2 × 50 Ω的電阻，并將中心點(diǎn)連接到電容和VBB輸出，以補(bǔ)償傳輸線的不匹配和抑制奇模噪聲。

五、應(yīng)用注意事項(xiàng)

5.1 輸入信號端接

對于LVPECL輸入，正確的端接非常重要。除了上述提到的差分信號端接方法外，當(dāng)使用單端信號驅(qū)動時，需要將互補(bǔ)輸入正確偏置到輸入信號的中心電壓。對于LVCMOS信號，可以使用簡單的電壓分壓器（如兩個10 kΩ電阻）來實(shí)現(xiàn)；而最佳的方法是對輸入信號進(jìn)行交流耦合，然后使用VBB參考輸出進(jìn)行重新偏置。

5.2 復(fù)位和控制端子切換時的輸出行為

在禁用模式（EN = 0）下，所有輸出驅(qū)動器都處于高阻態(tài)，s[2:0]控制輸入也被關(guān)閉，所有觸發(fā)器被復(fù)位，此時典型電流消耗低于500 μA。當(dāng)再次啟用設(shè)備時，參考電壓和電流的穩(wěn)定通常需要1 μs的時間，在這段時間內(nèi)，輸出Y[2:0]和Y[2:0]會輸出高電平，Y3的狀態(tài)未知；穩(wěn)定時間過后，輸出進(jìn)入低電平狀態(tài)。在啟用單個輸出級時，輸出的初始狀態(tài)也需要根據(jù)輸入時鐘進(jìn)行同步。

六、總結(jié)

CDCM1804是一款功能強(qiáng)大、性能優(yōu)異的時鐘緩沖器，具有豐富的特性和靈活的控制方式。在電子工程師的日常設(shè)計中，它可以廣泛應(yīng)用于各種需要時鐘信號分配和處理的場合，如通信設(shè)備、數(shù)據(jù)處理系統(tǒng)等。不過，在使用過程中，我們需要充分了解其特性和應(yīng)用注意事項(xiàng)，特別是在輸入信號端接、熱設(shè)計和控制端子操作等方面，要進(jìn)行合理的設(shè)計和處理，以確保其能夠發(fā)揮出最佳的性能。大家在實(shí)際應(yīng)用中有沒有遇到過類似器件的問題呢？或者對CDCM1804的使用有什么獨(dú)特的見解，歡迎在評論區(qū)分享。