AD9528：高性能JESD204B/JESD204C時(shí)鐘發(fā)生器的深度解析

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘發(fā)生器對(duì)于系統(tǒng)的穩(wěn)定運(yùn)行起著至關(guān)重要的作用。今天，我們就來(lái)深入探討一款功能強(qiáng)大的時(shí)鐘發(fā)生器——AD9528，它在高性能無(wú)線通信、醫(yī)療儀器等眾多領(lǐng)域都有著廣泛的應(yīng)用。

文件下載：AD9528.pdf

一、AD9528的關(guān)鍵特性

1. 輸出配置靈活

AD9528擁有14個(gè)輸出通道，這些輸出可靈活配置為HSTL或LVDS電平。其中，6個(gè)輸出的最高頻率可達(dá)1.25 GHz，另外8個(gè)輸出最高頻率可達(dá)1 GHz，具體頻率取決于壓控晶體振蕩器（VCXO）的頻率精度，其啟動(dòng)頻率精度小于100 ppm。

2. 精準(zhǔn)的延時(shí)控制

每個(gè)輸出都配備了專用的8位分頻器，具備粗延時(shí)和細(xì)延時(shí)功能。粗延時(shí)有63個(gè)步長(zhǎng)，為RF VCO分頻器輸出頻率周期的1/2，且不會(huì)引入抖動(dòng)；細(xì)延時(shí)有15個(gè)步長(zhǎng)，分辨率為31 ps。典型的輸出間偏斜僅為20 ps，還能對(duì)奇數(shù)分頻設(shè)置進(jìn)行占空比校正。

3. 低抖動(dòng)性能

在122.88 MHz、12 kHz至20 MHz的積分范圍內(nèi)，絕對(duì)輸出抖動(dòng)小于160 fs，能有效滿足對(duì)時(shí)鐘精度要求極高的應(yīng)用場(chǎng)景。

4. 豐富的控制與監(jiān)測(cè)功能

具備數(shù)字頻率鎖定檢測(cè)功能，支持SPI和I2C兼容的串行控制端口，方便工程師進(jìn)行配置和調(diào)試。采用雙PLL架構(gòu)，PLL1可對(duì)參考輸入時(shí)鐘進(jìn)行清理，PLL2則能提供高頻時(shí)鐘，實(shí)現(xiàn)低積分抖動(dòng)和低寬帶噪聲。

二、工作原理剖析

1. 雙PLL架構(gòu)

• PLL1：由鑒相器（PFD）、電荷泵、外部VCXO和部分外部環(huán)路濾波器組成。它能夠以較窄的環(huán)路帶寬工作，有效抑制輸入?yún)⒖?a target="_blank">信號(hào)上的抖動(dòng)，其低相位噪聲輸出可作為PLL2的參考，也能路由到時(shí)鐘分配部分。
• PLL2：包含可選的輸入?yún)⒖?×乘法器、參考分頻器、PFD、集成模擬環(huán)路濾波器、集成壓控振蕩器（VCO）和反饋分頻器。VCO的頻率范圍為3.450 GHz至4.025 GHz，能自動(dòng)選擇合適的頻段。

2. 時(shí)鐘分配

時(shí)鐘分配部分由14個(gè)獨(dú)立通道組成，每個(gè)通道的輸入頻率源可選擇PLL1輸出、PLL2輸出或SYSREF。每個(gè)通道還包括一個(gè)專用的8位分頻器、兩個(gè)專用的相位延遲元件和一個(gè)輸出驅(qū)動(dòng)器，可實(shí)現(xiàn)輸出通道的同步和相位調(diào)整。

3. SYSREF操作

AD9528支持JESD204B/JESD204C標(biāo)準(zhǔn)，可提供成對(duì)的設(shè)備時(shí)鐘和SYSREF時(shí)鐘信號(hào)，用于同步高速轉(zhuǎn)換器和邏輯設(shè)備。SYSREF信號(hào)有外部和內(nèi)部?jī)煞N來(lái)源，可通過(guò)寄存器進(jìn)行三種模式的配置，滿足不同應(yīng)用的需求。

三、電氣特性詳解

1. 電源與電流

• 電源電壓：VDDx為3.3 V ± 5%，涵蓋多個(gè)VDD引腳。
• 電源電流：不同工作模式下的電源電流有所不同，如雙環(huán)模式、單環(huán)模式、緩沖模式和芯片掉電模式等。以雙環(huán)模式為例，不同VDD引腳的電流典型值在19 mA至71 mA之間。
• 功耗：典型雙環(huán)模式下的總功耗約為1675 mW，還給出了不同輸出模式下的增量功耗。

2. 輸入與輸出特性

• 輸入特性：支持差分和單端輸入，輸入頻率范圍、靈敏度、電容等參數(shù)都有明確規(guī)定。
• 輸出特性：HSTL和LVDS模式下的輸出頻率、上升/下降時(shí)間、占空比、差分輸出電壓擺幅等特性各有特點(diǎn)。例如，HSTL模式下輸出頻率最高可達(dá)1.25 GHz，LVDS模式下輸出頻率最高可達(dá)1 GHz。

3. 抖動(dòng)與相位噪聲

在不同工作模式和輸出頻率下，時(shí)鐘輸出的絕對(duì)時(shí)間抖動(dòng)和絕對(duì)相位噪聲都有詳細(xì)的測(cè)試數(shù)據(jù)。如在雙環(huán)模式下，HSTL輸出在122.88 MHz、12 kHz至20 MHz積分范圍內(nèi)的絕對(duì)時(shí)間抖動(dòng)典型值為159 fs。

四、應(yīng)用案例

1. 無(wú)線通信領(lǐng)域

在高性能無(wú)線收發(fā)器、LTE和多載波GSM基站等設(shè)備中，AD9528可提供低抖動(dòng)、低相位噪聲的時(shí)鐘信號(hào)，確保信號(hào)的準(zhǔn)確傳輸和處理。

2. 醫(yī)療儀器領(lǐng)域

在醫(yī)療儀器中，高精度的時(shí)鐘信號(hào)對(duì)于數(shù)據(jù)采集和處理至關(guān)重要。AD9528的低抖動(dòng)特性能夠滿足醫(yī)療儀器對(duì)時(shí)鐘精度的嚴(yán)格要求，提高設(shè)備的性能和可靠性。

五、設(shè)計(jì)建議

1. 電源設(shè)計(jì)

由于AD9528的功耗較大，在設(shè)計(jì)電源時(shí)要確保電源的穩(wěn)定性和足夠的功率輸出。同時(shí)，要注意各個(gè)VDDx引腳的供電，即使某些部分不使用，也需為所有VDDx引腳供電。

2. 布局布線

合理的布局布線對(duì)于減少信號(hào)干擾和提高性能至關(guān)重要。要將敏感的時(shí)鐘信號(hào)與其他信號(hào)分開，避免相互干擾。同時(shí)，要注意外部環(huán)路濾波器和去耦電容的布局，確保其靠近芯片引腳。

3. 散熱設(shè)計(jì)

考慮到AD9528的功耗，散熱設(shè)計(jì)不容忽視。可根據(jù)實(shí)際應(yīng)用情況選擇合適的散熱方式，如使用散熱片、風(fēng)扇等，確保芯片在安全的溫度范圍內(nèi)工作。

六、總結(jié)

AD9528作為一款高性能的JESD204B/JESD204C時(shí)鐘發(fā)生器，具有輸出配置靈活、延時(shí)控制精準(zhǔn)、低抖動(dòng)性能等諸多優(yōu)點(diǎn)。通過(guò)深入了解其工作原理和電氣特性，工程師可以更好地將其應(yīng)用于各種電子系統(tǒng)中。在設(shè)計(jì)過(guò)程中，要注意電源、布局布線和散熱等方面的問(wèn)題，以充分發(fā)揮AD9528的性能優(yōu)勢(shì)。希望本文能為電子工程師在使用AD9528進(jìn)行設(shè)計(jì)時(shí)提供有益的參考。

你在使用AD9528的過(guò)程中遇到過(guò)哪些問(wèn)題？或者你對(duì)它的應(yīng)用有什么獨(dú)特的見(jiàn)解？歡迎在評(píng)論區(qū)留言分享。