深入剖析ADSP - 2136x SHARC處理器：高性能音頻處理的理想之選

在當(dāng)今電子技術(shù)飛速發(fā)展的時(shí)代，高性能處理器對(duì)于各類應(yīng)用的重要性不言而喻。ADSP - 2136x SHARC處理器作為一款專為高性能音頻處理優(yōu)化的32位/40位浮點(diǎn)處理器，憑借其卓越的性能和豐富的功能，在音頻處理、醫(yī)療成像、通信等眾多領(lǐng)域展現(xiàn)出強(qiáng)大的競(jìng)爭(zhēng)力。今天，我們就來(lái)深入剖析這款處理器，了解它的核心架構(gòu)、外設(shè)特點(diǎn)以及相關(guān)的設(shè)計(jì)要點(diǎn)。

文件下載：ADSP-21363.pdf

一、處理器概述

ADSP - 2136x是SIMD SHARC系列DSP的一員，采用了ADI公司的Super Harvard架構(gòu)。它與ADSP - 2126x、ADSP - 2116x DSP以及第一代ADSP - 2106x SHARC處理器在SISD模式下源代碼兼容。該處理器專為高性能汽車(chē)音頻應(yīng)用進(jìn)行了優(yōu)化，擁有大量的片上SRAM和ROM、多個(gè)內(nèi)部總線以消除I/O瓶頸，還配備了創(chuàng)新的數(shù)字音頻接口（DAI）。

性能表現(xiàn)

在333 MHz的時(shí)鐘頻率下，ADSP - 2136x展現(xiàn)出了出色的性能。例如，在1024點(diǎn)復(fù)FFT（基4，帶反轉(zhuǎn)）算法中，僅需27.9 μs；FIR濾波器（每抽頭）為1.5 ns；IIR濾波器（每雙二階）為6.0 ns等。這些數(shù)據(jù)充分證明了它在信號(hào)處理方面的高效性。

產(chǎn)品特性對(duì)比

ADSP - 2136x系列包含ADSP - 21362、ADSP - 21363、ADSP - 21364、ADSP - 21365和ADSP - 21366等型號(hào)，它們?cè)赗AM和ROM容量上均為3M bit和4M bit，但在音頻解碼器、PWM、S/PDIF、DTCP以及SRC SNR性能等方面存在差異。例如，ADSP - 21362和ADSP - 21365提供DTCP協(xié)議，而ADSP - 21363則沒(méi)有S/PDIF和SRC功能。

二、核心架構(gòu)

SIMD計(jì)算引擎

處理器包含兩個(gè)計(jì)算處理單元，作為單指令多數(shù)據(jù)（SIMD）引擎運(yùn)行。PEX始終處于活動(dòng)狀態(tài)，PEY可通過(guò)設(shè)置MODE1寄存器中的PEYEN模式位來(lái)啟用。進(jìn)入SIMD模式后，兩個(gè)處理單元執(zhí)行相同的指令，但處理不同的數(shù)據(jù)，這大大提高了數(shù)學(xué)密集型信號(hào)處理算法的執(zhí)行效率。同時(shí)，進(jìn)入SIMD模式也會(huì)使內(nèi)存與處理單元之間的數(shù)據(jù)帶寬翻倍。

獨(dú)立并行計(jì)算單元

每個(gè)處理單元內(nèi)部都有一組計(jì)算單元，包括算術(shù)邏輯單元（ALU）、乘法器和移位器。這些單元在單個(gè)周期內(nèi)完成所有操作，并且三個(gè)單元并行排列，最大化了計(jì)算吞吐量。在SIMD模式下，并行的ALU和乘法器操作在兩個(gè)處理單元中同時(shí)進(jìn)行，支持IEEE 32位單精度浮點(diǎn)、40位擴(kuò)展精度浮點(diǎn)和32位定點(diǎn)數(shù)據(jù)格式。

數(shù)據(jù)寄存器文件

每個(gè)處理單元都有一個(gè)通用數(shù)據(jù)寄存器文件，用于在計(jì)算單元和數(shù)據(jù)總線之間傳輸數(shù)據(jù)，并存儲(chǔ)中間結(jié)果。這些10端口、32寄存器（16個(gè)主寄存器，16個(gè)輔助寄存器）的文件與ADSP - 2136x增強(qiáng)的哈佛架構(gòu)相結(jié)合，實(shí)現(xiàn)了計(jì)算單元與內(nèi)部?jī)?nèi)存之間無(wú)約束的數(shù)據(jù)流動(dòng)。

上下文切換

處理器的許多寄存器都有輔助寄存器，可在中斷服務(wù)期間激活，實(shí)現(xiàn)快速上下文切換。數(shù)據(jù)寄存器、DAG寄存器和乘法器結(jié)果寄存器都有輔助寄存器，主寄存器在復(fù)位時(shí)激活，輔助寄存器通過(guò)模式控制寄存器中的控制位激活。

通用寄存器

通用寄存器是通用目的寄存器。USTAT（4）寄存器允許對(duì)核心的所有系統(tǒng)寄存器（控制/狀態(tài)）進(jìn)行簡(jiǎn)單的位操作（設(shè)置、清除、切換、測(cè)試、異或）。數(shù)據(jù)總線交換寄存器（PX）允許在64位PM數(shù)據(jù)總線和64位DM數(shù)據(jù)總線之間，或在40位寄存器文件和PM/DM數(shù)據(jù)總線之間傳遞數(shù)據(jù)。

定時(shí)器

核心定時(shí)器可生成周期性軟件中斷，并可配置為使用FLAG3作為定時(shí)器過(guò)期信號(hào)。

單周期指令和四操作數(shù)獲取

處理器采用增強(qiáng)的哈佛架構(gòu)，數(shù)據(jù)內(nèi)存（DM）總線傳輸數(shù)據(jù)，程序內(nèi)存（PM）總線傳輸指令和數(shù)據(jù)。通過(guò)獨(dú)立的程序和數(shù)據(jù)內(nèi)存總線以及片上指令緩存，處理器可以在單個(gè)周期內(nèi)同時(shí)獲取四個(gè)操作數(shù)（每個(gè)數(shù)據(jù)總線兩個(gè)）和一條指令（從緩存中）。

指令緩存

片上指令緩存支持三總線操作，用于獲取一條指令和四個(gè)數(shù)據(jù)值。緩存是選擇性的，僅緩存與PM總線數(shù)據(jù)訪問(wèn)沖突的指令，這使得核心循環(huán)操作（如數(shù)字濾波器乘累加和FFT蝶形處理）能夠全速執(zhí)行。

數(shù)據(jù)地址生成器

處理器的兩個(gè)數(shù)據(jù)地址生成器（DAGs）用于間接尋址和在硬件中實(shí)現(xiàn)循環(huán)數(shù)據(jù)緩沖區(qū)。循環(huán)緩沖區(qū)允許高效編程數(shù)字信號(hào)處理中所需的延遲線和其他數(shù)據(jù)結(jié)構(gòu)，常用于數(shù)字濾波器和傅里葉變換。兩個(gè)DAGs包含足夠的寄存器，可創(chuàng)建多達(dá)32個(gè)循環(huán)緩沖區(qū)（16個(gè)主寄存器集，16個(gè)輔助寄存器集），自動(dòng)處理地址指針回繞，減少開(kāi)銷(xiāo)，提高性能并簡(jiǎn)化實(shí)現(xiàn)。

靈活的指令集

48位指令字可容納各種并行操作，實(shí)現(xiàn)簡(jiǎn)潔編程。例如，處理器可以在兩個(gè)處理單元中有條件地執(zhí)行乘法、加法和減法，同時(shí)進(jìn)行分支并從內(nèi)存中獲取多達(dá)四個(gè)32位值，所有這些都在一條指令中完成。

片上內(nèi)存

處理器包含3M位的內(nèi)部SRAM和4M位的內(nèi)部ROM。每個(gè)塊都可以配置為不同的代碼和數(shù)據(jù)存儲(chǔ)組合，支持核心處理器和I/O處理器的單周期獨(dú)立訪問(wèn)。內(nèi)存架構(gòu)與獨(dú)立的片上總線相結(jié)合，允許在單個(gè)周期內(nèi)從核心進(jìn)行兩次數(shù)據(jù)傳輸，從I/O處理器進(jìn)行一次數(shù)據(jù)傳輸。

ROM安全特性

處理器具有ROM安全功能，通過(guò)防止從內(nèi)部代碼進(jìn)行未經(jīng)授權(quán)的讀取來(lái)保護(hù)用戶軟件代碼。使用此功能時(shí)，處理器僅從內(nèi)部ROM執(zhí)行，不加載任何外部代碼，并且需要通過(guò)JTAG或測(cè)試訪問(wèn)端口掃描唯一的64位密鑰才能訪問(wèn)，錯(cuò)誤的密鑰將被忽略。

三、外設(shè)架構(gòu)

并行端口

并行端口提供與SRAM和外圍設(shè)備的接口。復(fù)用的地址和數(shù)據(jù)引腳（AD15 - 0）可訪問(wèn)8位設(shè)備（最多24位地址）或16位設(shè)備（最多16位地址），最大數(shù)據(jù)傳輸速率為fPCLK/4。DMA傳輸用于在內(nèi)部?jī)?nèi)存和外圍設(shè)備之間移動(dòng)數(shù)據(jù)，通過(guò)并行端口寄存器的讀寫(xiě)功能也可方便地訪問(wèn)核心。

串行外設(shè)接口（SPI）

處理器包含兩個(gè)SPI端口，是行業(yè)標(biāo)準(zhǔn)的同步串行鏈路，支持主從模式，最大波特率為fPCLK/4。SPI端口可在多主環(huán)境中與多達(dá)四個(gè)其他SPI兼容設(shè)備通信，并且具有可編程的波特率、時(shí)鐘相位和極性。

脈沖寬度調(diào)制（PWM）

PWM模塊共有四個(gè)組，每組四個(gè)PWM輸出，總共生成16個(gè)PWM輸出。它是一個(gè)靈活的、可編程的PWM波形發(fā)生器，可生成中心對(duì)齊或邊緣對(duì)齊的PWM波形，還可在成對(duì)模式下生成互補(bǔ)信號(hào)或在非成對(duì)模式下生成獨(dú)立信號(hào)。在生成中心對(duì)齊的PWM波形時(shí)，可在單更新模式或雙更新模式下運(yùn)行。

數(shù)字音頻接口（DAI）

DAI提供了將各種外圍設(shè)備連接到DSP的DAI引腳的能力，通過(guò)信號(hào)路由單元（SRU）實(shí)現(xiàn)軟件控制的外設(shè)互連。DAI包括六個(gè)串行端口、S/PDIF接收器/發(fā)射器、DTCP加密器、精密時(shí)鐘發(fā)生器（PCG）、8通道異步采樣率轉(zhuǎn)換器（ASRC）、輸入數(shù)據(jù)端口（IDP）、SPI端口、六個(gè)標(biāo)志輸出和六個(gè)標(biāo)志輸入以及三個(gè)定時(shí)器。

串行端口

處理器具有六個(gè)同步串行端口，可提供與各種數(shù)字和混合信號(hào)外圍設(shè)備的低成本接口，如ADI的AD183x系列音頻編解碼器、ADC和DAC。串行端口由兩條數(shù)據(jù)線、一個(gè)時(shí)鐘和一個(gè)幀同步組成，最大運(yùn)行速度為fPCLK/4，數(shù)據(jù)可通過(guò)專用DMA通道自動(dòng)在片上內(nèi)存和串行端口之間傳輸。串行端口可在標(biāo)準(zhǔn)DSP串行模式、多通道（TDM）模式、I2S模式和左對(duì)齊采樣對(duì)模式下運(yùn)行。

S/PDIF兼容數(shù)字音頻接收器/發(fā)射器

S/PDIF發(fā)射器接收串行格式的音頻數(shù)據(jù)，并將其轉(zhuǎn)換為雙相編碼信號(hào)。串行數(shù)據(jù)輸入可以是左對(duì)齊、I2S或右對(duì)齊，字寬為16、18、20或24位。

數(shù)字傳輸內(nèi)容保護(hù)（DTCP）

DTCP規(guī)范定義了一種加密協(xié)議，用于保護(hù)音頻娛樂(lè)內(nèi)容在高性能數(shù)字總線上傳輸時(shí)不被非法復(fù)制、攔截和篡改。此功能僅在ADSP - 21362和ADSP - 21365處理器上可用，使用該功能需要通過(guò)DTLA進(jìn)行授權(quán)。

內(nèi)存到內(nèi)存（MTM）

如果不使用DTCP模塊，MTM DMA模塊允許進(jìn)行標(biāo)準(zhǔn)DMA的內(nèi)部?jī)?nèi)存復(fù)制。

同步/異步采樣率轉(zhuǎn)換器（SRC）

SRC包含四個(gè)SRC塊，與AD1896 192 kHz立體聲異步采樣率轉(zhuǎn)換器使用相同的核心，可提供高達(dá)140 dB的SNR。SRC塊可在獨(dú)立立體聲通道上執(zhí)行同步或異步采樣率轉(zhuǎn)換，無(wú)需使用內(nèi)部處理器資源，四個(gè)SRC塊也可一起配置以轉(zhuǎn)換多通道音頻數(shù)據(jù)而不會(huì)出現(xiàn)相位失配。

輸入數(shù)據(jù)端口（IDP）

IDP提供多達(dá)八個(gè)串行輸入通道，每個(gè)通道都有自己的時(shí)鐘、幀同步和數(shù)據(jù)輸入。八個(gè)通道自動(dòng)復(fù)用為一個(gè)32位×8深度的FIFO，數(shù)據(jù)始終格式化為64位幀，并分為兩個(gè)32位字。

精密時(shí)鐘發(fā)生器（PCG）

PCG由兩個(gè)單元組成，每個(gè)單元從時(shí)鐘輸入信號(hào)生成一對(duì)信號(hào)（時(shí)鐘和幀同步），兩個(gè)單元功能相同且相互獨(dú)立，生成的信號(hào)通常用作串行位時(shí)鐘/幀同步對(duì)。

外設(shè)定時(shí)器

三個(gè)通用定時(shí)器可生成周期性中斷，并可獨(dú)立設(shè)置為脈沖波形生成模式、脈沖寬度計(jì)數(shù)/捕獲模式或外部事件看門(mén)狗模式。每個(gè)定時(shí)器有一個(gè)雙向引腳和四個(gè)寄存器來(lái)實(shí)現(xiàn)其操作模式。

四、I/O處理器特性

處理器的I/O提供多個(gè)DMA通道，并控制前面提到的大量外設(shè)。DMA控制器允許在不依賴處理器干預(yù)的情況下進(jìn)行數(shù)據(jù)傳輸，獨(dú)立于處理器核心運(yùn)行，可在核心執(zhí)行程序指令的同時(shí)進(jìn)行DMA操作。DMA傳輸可在處理器的內(nèi)部?jī)?nèi)存與串行端口、SPI端口、IDP、并行數(shù)據(jù)采集端口（PDAP）或并行端口之間進(jìn)行。

五、系統(tǒng)設(shè)計(jì)

程序啟動(dòng)

處理器的內(nèi)部?jī)?nèi)存可在系統(tǒng)上電時(shí)通過(guò)并行端口從8位EPROM、SPI主設(shè)備、SPI從設(shè)備或內(nèi)部啟動(dòng)進(jìn)行啟動(dòng)。啟動(dòng)模式由BOOT_CFG1 - 0引腳確定。

鎖相環(huán)（PLL）

處理器使用片上鎖相環(huán)（PLL）為核心生成內(nèi)部時(shí)鐘。上電時(shí)，CLK_CFG1 - 0引腳用于選擇32:1、16:1和6:1的比率，啟動(dòng)后可通過(guò)軟件控制選擇其他比率。

電源供應(yīng)

處理器有獨(dú)立的內(nèi)部（VDDINT）、外部（VDDEXT）和模擬（AVDD/AVSS）電源供應(yīng)。內(nèi)部和模擬電源對(duì)于K、B和Y等級(jí)型號(hào)需滿足1.2 V要求，Y型號(hào)需滿足1.0 V要求，外部電源需滿足3.3 V要求。為了產(chǎn)生穩(wěn)定的時(shí)鐘，建議在PCB設(shè)計(jì)中為AVDD引腳使用外部濾波電路。

六、開(kāi)發(fā)工具

ADI為其處理器提供了完整的軟件和硬件開(kāi)發(fā)工具，包括集成開(kāi)發(fā)環(huán)境（如CrossCore? Embedded Studio和VisualDSP++?）、評(píng)估產(chǎn)品、仿真器和各種軟件插件。

集成開(kāi)發(fā)環(huán)境（IDEs）

CrossCore Embedded Studio基于EclipseTM框架，支持大多數(shù)ADI處理器系列，是未來(lái)處理器（包括多核設(shè)備）的首選IDE。VisualDSP++支持在CrossCore Embedded Studio發(fā)布之前推出的處理器系列，包括ADI的VDK實(shí)時(shí)操作系統(tǒng)和開(kāi)源TCP/IP棧。

EZ - KIT Lite評(píng)估板

ADI提供各種EZ - KIT Lite評(píng)估板，包括處理器和關(guān)鍵外設(shè)，支持片上仿真功能以及其他評(píng)估和開(kāi)發(fā)特性。此外，還有各種EZ - Extenders子卡，可提供額外的專用功能，如音頻和視頻處理。

軟件插件

ADI提供的軟件插件可與CrossCore Embedded Studio無(wú)縫集成，擴(kuò)展其功能并減少開(kāi)發(fā)時(shí)間。插件包括評(píng)估硬件的板級(jí)支持包、各種中間件包和算法模塊。

七、引腳功能描述

文檔詳細(xì)列出了處理器的引腳定義，包括輸入輸出類型、復(fù)位前后的狀態(tài)以及功能說(shuō)明。輸入分為同步和異步，未使用的輸入除特定引腳外應(yīng)連接到VDDEXT或GND。

八、規(guī)格參數(shù)

工作條件

文檔給出了K、B、Y三個(gè)等級(jí)的工作條件，包括內(nèi)部（核心）電源電壓、模擬（PLL）電源電壓、外部（I/O）電源電壓、輸入電壓、結(jié)溫等參數(shù)。

電氣特性

包括高電平輸出電壓、低電平輸出電壓、高電平輸入電流、低電平輸入電流、三態(tài)泄漏電流等參數(shù)。

封裝信息

處理器提供136球CSP_BGA和144引腳LQFP_EP封裝，文檔詳細(xì)介紹了封裝品牌信息、引腳配置和尺寸。

靜電放電（ESD）注意事項(xiàng)

該處理器是ESD敏感設(shè)備，盡管具有專利或?qū)Ｓ?a href="http://www.brongaenegriffin.com/tags/保護(hù)電路/" target="_blank">保護(hù)電路，但仍需采取適當(dāng)?shù)腅SD預(yù)防措施，以避免性能下降或功能喪失。

最大功耗

可參考“Estimating Power for the ADSP - 21362 SHARC Processors”（EE - 277）工程師筆記獲取詳細(xì)的熱和功率信息。

絕對(duì)最大額定值

列出了內(nèi)部（核心）電源電壓、模擬（PLL）電源電壓、外部（I/O）電源電壓、輸入電壓、輸出電壓擺幅、負(fù)載電容和結(jié)溫等絕對(duì)最大額定值，超過(guò)這些值可能會(huì)對(duì)設(shè)備造成永久性損壞。

時(shí)序規(guī)格

包括核心時(shí)鐘要求、電源啟動(dòng)時(shí)序、時(shí)鐘輸入、復(fù)位、中斷、定時(shí)器、內(nèi)存讀寫(xiě)、串行端口、輸入數(shù)據(jù)端口、并行數(shù)據(jù)采集端口、PWM、SRC、S/PDIF發(fā)射器和接收器、SPI接口以及JTAG測(cè)試訪問(wèn)端口等的時(shí)序規(guī)格。

輸出驅(qū)動(dòng)電流

文檔給出了處理器輸出驅(qū)動(dòng)器的典型I - V特性曲線，展示了輸出驅(qū)動(dòng)器的電流驅(qū)動(dòng)能力與輸出電壓的關(guān)系。

測(cè)試條件

交流信號(hào)規(guī)格（時(shí)序參數(shù)）在文檔中詳細(xì)列出，包括輸出禁用時(shí)間、輸出啟用時(shí)間和電容負(fù)載等。時(shí)序測(cè)量基于信號(hào)在1.5 V電平的交叉點(diǎn)進(jìn)行。

電容負(fù)載

輸出延遲和保持基于標(biāo)準(zhǔn)電容負(fù)載（所有引腳30 pF），文檔還展示了輸出延遲和保持隨負(fù)載電容的變化關(guān)系。

熱特性

處理器在指定的溫度范圍內(nèi)工作，文檔提供了BGA和LQFP_EP封裝的熱特性參數(shù)，可用于計(jì)算設(shè)備在應(yīng)用PCB上的結(jié)溫。

九、總結(jié)

ADSP - 2136x SHARC處理器憑借其強(qiáng)大的核心架構(gòu)、豐富的外設(shè)功能和出色的性能表現(xiàn)，為高性能音頻處理及其他相關(guān)應(yīng)用提供了一個(gè)優(yōu)秀的解決方案。在設(shè)計(jì)過(guò)程中，工程師需要充分了解其各項(xiàng)特性和規(guī)格參數(shù)，合理選擇開(kāi)發(fā)工具，注意ESD防護(hù)和電源管理等方面的問(wèn)題，以確保處理器能夠穩(wěn)定、高效地運(yùn)行。同時(shí)，ADI提供的豐富開(kāi)發(fā)資源也為工程師的開(kāi)發(fā)工作提供了有力的支持。大家在實(shí)際應(yīng)用中是否遇到過(guò)類似處理器的使用問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。