高性能音頻處理利器：ADSP - 21477/ADSP - 21478/ADSP - 21479處理器深度解析

在當(dāng)今的電子技術(shù)領(lǐng)域，高性能音頻處理一直是一個(gè)備受關(guān)注的方向。而ADI公司的ADSP - 21477/ADSP - 21478/ADSP - 21479處理器，無疑是該領(lǐng)域的一款明星產(chǎn)品。今天，我們就來深入探討一下這款處理器的特點(diǎn)、架構(gòu)以及應(yīng)用。

文件下載：ADSP-21479.pdf

一、產(chǎn)品概述

ADSP - 2147x系列處理器屬于SIMD SHARC家族的DSP，采用了ADI的Super Harvard架構(gòu)。它是32位/40位浮點(diǎn)處理器，專為高性能音頻應(yīng)用而優(yōu)化，具有大尺寸的片上SRAM、多個(gè)內(nèi)部總線以消除I/O瓶頸，還有創(chuàng)新的數(shù)字應(yīng)用接口（DAI）。該系列處理器與ADSP - 2126x、ADSP - 2136x等多款DSP在源代碼上兼容，并且在SISD模式下與第一代ADSP - 2106x SHARC處理器也兼容。

性能基準(zhǔn)

在性能方面，該系列處理器表現(xiàn)出色。以300 MHz運(yùn)行時(shí)，1024點(diǎn)復(fù)FFT僅需30.59 μs，F(xiàn)IR濾波器（每抽頭）為1.66 ns，IIR濾波器（每雙二階）為6.65 ns等。不同型號(hào)在頻率、RAM、ROM等方面存在差異，例如ADSP - 21477頻率為200 MHz，RAM為2 Mbits；ADSP - 21478頻率可達(dá)300 MHz，RAM為3 Mbits，ROM為4 Mbits；ADSP - 21479的RAM則高達(dá)5 Mbits。

二、核心架構(gòu)

SIMD計(jì)算引擎

處理器包含兩個(gè)計(jì)算處理單元PEX和PEY，作為單指令多數(shù)據(jù)（SIMD）引擎工作。PEX始終處于活動(dòng)狀態(tài)，PEY可通過設(shè)置MODE1寄存器中的PEYEN模式位來啟用。SIMD模式下，處理器能在兩個(gè)處理單元中執(zhí)行相同指令，但每個(gè)單元處理不同數(shù)據(jù)，這種架構(gòu)在執(zhí)行數(shù)學(xué)密集型DSP算法時(shí)效率極高。同時(shí)，進(jìn)入SIMD模式會(huì)使內(nèi)存和處理單元之間的帶寬翻倍，使用DAGs傳輸數(shù)據(jù)時(shí)，每次內(nèi)存或寄存器文件訪問會(huì)傳輸兩個(gè)數(shù)據(jù)值。不過需要注意的是，SIMD模式在外部SDRAM中支持，但在AMI中不支持。

獨(dú)立并行計(jì)算單元

每個(gè)處理單元內(nèi)有算術(shù)邏輯單元（ALU）、乘法器和移位器，這些單元能在單周期內(nèi)完成所有操作，且三個(gè)單元并行排列，最大化計(jì)算吞吐量。單多功能指令可執(zhí)行并行的ALU和乘法器操作，在SIMD模式下，這種并行操作會(huì)在兩個(gè)處理單元中同時(shí)發(fā)生。這些計(jì)算單元支持IEEE 32位單精度浮點(diǎn)、40位擴(kuò)展精度浮點(diǎn)和32位定點(diǎn)數(shù)據(jù)格式。

定時(shí)器

處理器包含一個(gè)核心定時(shí)器，可生成周期性軟件中斷，還能配置為使用FLAG3作為定時(shí)器過期信號(hào)。

數(shù)據(jù)寄存器文件

每個(gè)處理單元都有一個(gè)通用數(shù)據(jù)寄存器文件，用于在計(jì)算單元和數(shù)據(jù)總線之間傳輸數(shù)據(jù)，并存儲(chǔ)中間結(jié)果。這些10端口、32寄存器（16個(gè)主寄存器，16個(gè)輔助寄存器）的寄存器文件，結(jié)合處理器的增強(qiáng)哈佛架構(gòu)，允許計(jì)算單元和內(nèi)部?jī)?nèi)存之間無約束的數(shù)據(jù)流。

上下文切換

處理器的許多寄存器都有輔助寄存器，在中斷服務(wù)期間可激活以實(shí)現(xiàn)快速上下文切換。數(shù)據(jù)寄存器、DAG寄存器和乘法器結(jié)果寄存器都有輔助寄存器，主寄存器在復(fù)位時(shí)激活，輔助寄存器由模式控制寄存器中的控制位激活。

通用寄存器

通用寄存器可用于通用任務(wù)。USTAT（4）寄存器允許對(duì)所有外設(shè)控制和狀態(tài)寄存器進(jìn)行簡(jiǎn)單的位操作（設(shè)置、清除、切換、測(cè)試、異或）。數(shù)據(jù)總線交換寄存器（PX）允許在64位PM數(shù)據(jù)總線和64位DM數(shù)據(jù)總線之間，或在40位寄存器文件和PM/DM數(shù)據(jù)總線之間傳遞數(shù)據(jù)，這些寄存器包含處理數(shù)據(jù)寬度差異的硬件。

單周期取指令和四個(gè)操作數(shù)

處理器采用增強(qiáng)哈佛架構(gòu)，數(shù)據(jù)內(nèi)存（DM）總線傳輸數(shù)據(jù)，程序內(nèi)存（PM）總線傳輸指令和數(shù)據(jù)。憑借獨(dú)立的程序和數(shù)據(jù)內(nèi)存總線以及片上指令緩存，處理器能在單周期內(nèi)同時(shí)獲取四個(gè)操作數(shù)（每個(gè)數(shù)據(jù)總線兩個(gè)）和一條指令（從緩存中）。

指令緩存

處理器的片上指令緩存支持三總線操作，用于獲取一條指令和四個(gè)數(shù)據(jù)值。緩存是選擇性的，僅緩存與PM總線數(shù)據(jù)訪問沖突的指令，這使得核心循環(huán)操作（如數(shù)字濾波器乘累加和FFT蝶形處理）能夠全速執(zhí)行。

數(shù)據(jù)地址生成器

處理器的兩個(gè)數(shù)據(jù)地址生成器（DAGs）用于間接尋址和在硬件中實(shí)現(xiàn)循環(huán)數(shù)據(jù)緩沖區(qū)。循環(huán)緩沖區(qū)可高效編程延遲線和其他數(shù)字信號(hào)處理所需的數(shù)據(jù)結(jié)構(gòu)，常用于數(shù)字濾波器和傅里葉變換。兩個(gè)DAGs包含足夠的寄存器，可創(chuàng)建多達(dá)32個(gè)循環(huán)緩沖區(qū)（16個(gè)主寄存器集，16個(gè)輔助寄存器集），并自動(dòng)處理地址指針回繞，減少開銷，提高性能，簡(jiǎn)化實(shí)現(xiàn)。

靈活的指令集

48位指令字可容納各種并行操作，便于簡(jiǎn)潔編程。例如，處理器能在兩個(gè)處理單元中有條件地執(zhí)行乘法、加法和減法，同時(shí)分支并從內(nèi)存中獲取多達(dá)四個(gè)32位值，所有這些都在一條指令中完成。

可變指令集架構(gòu)（VISA）

除了支持以前SHARC處理器的標(biāo)準(zhǔn)48位指令外，處理器還支持16位和32位的新指令。這種可變指令集架構(gòu)（VISA）通過去除48位指令中的冗余/未使用位，創(chuàng)建更高效、緊湊的代碼。程序序列器支持從內(nèi)部和外部SDRAM內(nèi)存中獲取這些16位和32位指令，但這種支持不擴(kuò)展到異步內(nèi)存接口（AMI）。要使用VISA選項(xiàng)構(gòu)建源模塊，以便代碼生成工具創(chuàng)建更高效的操作碼。

片上內(nèi)存

處理器包含不同數(shù)量的內(nèi)部RAM和內(nèi)部ROM，每個(gè)塊可配置為不同的代碼和數(shù)據(jù)存儲(chǔ)組合。每個(gè)內(nèi)存塊支持核心處理器和I/O處理器的單周期獨(dú)立訪問。處理器的SRAM可配置為最多160k字的32位數(shù)據(jù)、320k字的16位數(shù)據(jù)、106.7k字的48位指令（或40位數(shù)據(jù)），或不同字大小的組合，最大可達(dá)5 Mbits。所有內(nèi)存都可作為16位、32位、48位或64位字訪問，還支持16位浮點(diǎn)存儲(chǔ)格式，能有效使片上存儲(chǔ)的數(shù)據(jù)量翻倍，32位浮點(diǎn)和16位浮點(diǎn)格式之間的轉(zhuǎn)換可在單指令中完成。

三、外部?jī)?nèi)存與端口

外部?jī)?nèi)存接口

外部?jī)?nèi)存接口支持通過核心和DMA訪問外部?jī)?nèi)存，外部?jī)?nèi)存地址空間分為四個(gè)銀行，任何銀行都可編程為異步或同步內(nèi)存。外部端口由異步內(nèi)存接口（AMI）、SDRAM控制器和仲裁邏輯組成。AMI可與SRAM、FLASH等設(shè)備通信，支持Bank 0中的6M字外部?jī)?nèi)存和Bank 1、2、3中的8M字外部?jī)?nèi)存；SDRAM控制器支持與標(biāo)準(zhǔn)SDRAM的無縫接口，Bank 0支持62M字外部?jī)?nèi)存，Bank 1、2、3支持64M字外部?jī)?nèi)存；仲裁邏輯用于協(xié)調(diào)內(nèi)部和外部?jī)?nèi)存之間的核心和DMA傳輸。

外部端口

外部端口為各種行業(yè)標(biāo)準(zhǔn)內(nèi)存設(shè)備提供高性能、無縫接口，僅在196球CSP_BGA封裝上可用。它可通過獨(dú)立的內(nèi)部?jī)?nèi)存控制器連接到同步和/或異步內(nèi)存設(shè)備，四個(gè)內(nèi)存選擇引腳可使多達(dá)四個(gè)獨(dú)立設(shè)備共存，支持同步和異步設(shè)備類型的任意組合。

SIMD訪問外部?jī)?nèi)存

SDRAM控制器支持在64位外部端口數(shù)據(jù)總線（EPD）上進(jìn)行SIMD訪問，可訪問PEy單元在正常字空間（NW）中的互補(bǔ)寄存器，提高了性能。

VISA和ISA訪問外部?jī)?nèi)存

SDRAM控制器支持VISA代碼操作，減少了內(nèi)存負(fù)載，因?yàn)閂ISA指令被壓縮，且總線獲取減少，在最佳情況下，一個(gè)48位獲取包含三條有效指令。同時(shí)也支持傳統(tǒng)ISA操作的代碼執(zhí)行，但無論VISA/ISA，代碼執(zhí)行僅支持從Bank 0進(jìn)行。

四、外設(shè)接口

數(shù)字應(yīng)用接口（DAI）

DAI提供了將各種外設(shè)連接到任何DAI引腳的能力，通過信號(hào)路由單元（SRU）實(shí)現(xiàn)。SRU是一個(gè)矩陣路由單元，可在軟件控制下互連DAI提供的外設(shè)，使DAI相關(guān)外設(shè)能用于更廣泛的應(yīng)用。相關(guān)外設(shè)包括八個(gè)串行端口、四個(gè)精密時(shí)鐘發(fā)生器（PCG）、一個(gè)S/PDIF收發(fā)器、四個(gè)異步采樣率轉(zhuǎn)換器（ASRC）和一個(gè)輸入數(shù)據(jù)端口（IDP）。

串行端口（SPORTs）

處理器有八個(gè)同步串行端口，為各種數(shù)字和混合信號(hào)外設(shè)提供廉價(jià)接口。串行端口由兩條數(shù)據(jù)線、一個(gè)時(shí)鐘和幀同步組成，數(shù)據(jù)線可編程為發(fā)送或接收，每個(gè)數(shù)據(jù)線都有專用的DMA通道。串行端口可支持多達(dá)16個(gè)發(fā)送或16個(gè)接收DMA通道的音頻數(shù)據(jù)，或四個(gè)每幀128通道的全雙工TDM流。

S/PDIF收發(fā)器

S/PDIF收發(fā)器無單獨(dú)的DMA通道，接收串行格式的音頻數(shù)據(jù)并將其轉(zhuǎn)換為雙相編碼信號(hào)。串行數(shù)據(jù)輸入可格式化為左對(duì)齊、I2S或右對(duì)齊，字寬為16、18、20或24位。

異步采樣率轉(zhuǎn)換器（SRC）

SRC包含四個(gè)模塊，與AD1896 192 kHz立體聲異步采樣率轉(zhuǎn)換器使用相同的核心。SRC模塊提供高達(dá)128 dB的SNR，可在不使用內(nèi)部處理器資源的情況下對(duì)獨(dú)立立體聲通道進(jìn)行同步或異步采樣率轉(zhuǎn)換，四個(gè)SRC模塊還可配置為一起工作，以轉(zhuǎn)換多通道音頻數(shù)據(jù)而無相位失配，還可用于清理來自抖動(dòng)時(shí)鐘源（如S/PDIF接收器）的音頻數(shù)據(jù)。

輸入數(shù)據(jù)端口（IDP）

IDP提供多達(dá)八個(gè)串行輸入通道，每個(gè)通道都有自己的時(shí)鐘、幀同步和數(shù)據(jù)輸入。八個(gè)通道自動(dòng)多路復(fù)用到一個(gè)32位×8深度的FIFO中，數(shù)據(jù)始終格式化為64位幀并分為兩個(gè)32位字。串行協(xié)議設(shè)計(jì)用于接收I2S、左對(duì)齊采樣對(duì)或右對(duì)齊模式的音頻通道。IDP還提供一個(gè)并行數(shù)據(jù)采集端口（PDAP），可用于接收并行數(shù)據(jù)，支持最大20位數(shù)據(jù)和四種不同的打包模式。

精密時(shí)鐘發(fā)生器（PCG）

PCG由四個(gè)單元組成，每個(gè)單元從時(shí)鐘輸入信號(hào)生成一對(duì)信號(hào)（時(shí)鐘和幀同步）。四個(gè)單元功能相同且相互獨(dú)立，PCG A和B的輸出可通過DAI引腳路由，PCG C和D的輸出可驅(qū)動(dòng)到DAI和DPI引腳。

數(shù)字外設(shè)接口（DPI）

DPI提供與兩個(gè)串行外設(shè)接口端口（SPI）、一個(gè)通用異步接收器 - 發(fā)送器（UART）、12個(gè)標(biāo)志、一個(gè)2線接口（TWI）、三個(gè)PWM模塊和兩個(gè)通用定時(shí)器的連接。

SPI接口

SPI是行業(yè)標(biāo)準(zhǔn)的同步串行鏈路，支持主從模式，可在多主環(huán)境中工作，具有可編程波特率、時(shí)鐘相位和極性，使用開漏驅(qū)動(dòng)器支持多主配置，避免數(shù)據(jù)沖突。

UART端口

UART端口是全雙工的，與PC標(biāo)準(zhǔn)UART兼容，支持全雙工、DMA支持的異步串行數(shù)據(jù)傳輸，具有多處理器通信能力，支持5到8個(gè)數(shù)據(jù)位、1或2個(gè)停止位以及無、偶或奇校驗(yàn)。UART端口支持PIO和DMA兩種操作模式，波特率、串行數(shù)據(jù)格式、錯(cuò)誤代碼生成和狀態(tài)以及中斷均可編程。

脈沖寬度調(diào)制（PWM）

PWM模塊是靈活的可編程波形發(fā)生器，可生成電機(jī)和發(fā)動(dòng)機(jī)控制或音頻功率控制所需的開關(guān)模式。PWM發(fā)生器可生成中心對(duì)齊或邊緣對(duì)齊的PWM波形，整個(gè)PWM模塊有四組四個(gè)PWM輸出，共產(chǎn)生16個(gè)PWM輸出。PWM發(fā)生器在生成中心對(duì)齊PWM波形時(shí)可工作在單更新模式或雙更新模式。

定時(shí)器

處理器共有三個(gè)定時(shí)器，一個(gè)核心定時(shí)器可生成周期性軟件中斷，兩個(gè)通用定時(shí)器可生成周期性中斷，并可獨(dú)立設(shè)置為三種模式之一：脈沖波形生成模式、脈沖寬度計(jì)數(shù)/捕獲模式和外部事件看門狗模式。

2線接口端口（TWI）

TWI是雙向2線串行總線，用于移動(dòng)8位數(shù)據(jù)，符合I2C總線協(xié)議，具有7位尋址、同時(shí)控制器和目標(biāo)操作、數(shù)字濾波和定時(shí)事件處理、100 kbps和400 kbps數(shù)據(jù)速率以及低中斷率等特點(diǎn)。

移位寄存器

移位寄存器可作為串行到并行數(shù)據(jù)轉(zhuǎn)換器，由18級(jí)串行移位寄存器、18位鎖存器和三態(tài)輸出緩沖器組成，移位寄存器和鎖存器有單獨(dú)的時(shí)鐘。

五、I/O處理器特性

DMA控制器

DMA控制器獨(dú)立于處理器核心運(yùn)行，允許在核心執(zhí)行程序指令的同時(shí)進(jìn)行DMA操作。處理器上最多有65個(gè)DMA通道，可在處理器的內(nèi)部?jī)?nèi)存和串行端口、SPI端口、IDP、PDAP或UART之間進(jìn)行傳輸。DMA功能還包括DMA傳輸完成時(shí)的中斷生成和自動(dòng)鏈接DMA傳輸?shù)腄MA鏈。

延遲線DMA和散列/聚集DMA

處理器提供延遲線DMA和散列/聚集DMA功能，分別允許處理器以有限的核心交互讀寫外部延遲線緩沖區(qū)（即外部?jī)?nèi)存），以及讀寫非連續(xù)內(nèi)存塊。

加速器

處理器包含F(xiàn)FT、FIR和IIR加速器，分別用于實(shí)現(xiàn)基 - 2復(fù)/實(shí)輸入、復(fù)輸出FFT，有限脈沖響應(yīng)（FIR）濾波和無限脈沖響應(yīng)（IIR）濾波，這些加速器在外部時(shí)鐘頻率下運(yùn)行。

看門狗定時(shí)器（WDT）

處理器包含一個(gè)32位看門狗定時(shí)器，可用于實(shí)現(xiàn)軟件看門狗功能，提高系統(tǒng)可靠性。當(dāng)定時(shí)器到期前未被軟件重新加載時(shí)，會(huì)強(qiáng)制處理器進(jìn)入已知狀態(tài)。

實(shí)時(shí)時(shí)鐘（RTC）

RTC提供強(qiáng)大的數(shù)字手表功能，包括當(dāng)前時(shí)間、秒表和鬧鐘。RTC由SHARC處理器外部的32.768 kHz晶體提供時(shí)鐘，有專用的電源引腳，即使處理器的其余部分處于低功耗狀態(tài)，RTC也能保持供電和時(shí)鐘運(yùn)行。RTC提供多種可編程中斷選項(xiàng)，還提供一個(gè)1 Hz的RTCLKOUT信號(hào)用于校準(zhǔn)。

六、系統(tǒng)設(shè)計(jì)與開發(fā)工具

系統(tǒng)設(shè)計(jì)

程序啟動(dòng)

內(nèi)部?jī)?nèi)存可在系統(tǒng)上電時(shí)從8位EPROM通過外部端口、SPI主設(shè)備或SPI從設(shè)備啟動(dòng)，啟動(dòng)方式由BOOT_CFG2 - 0引腳決定。此外，還有運(yùn)行復(fù)位功能，可在不復(fù)位PLL和SDRAM控制器或執(zhí)行啟動(dòng)的情況下復(fù)位處理器核心和外設(shè)。

電源供應(yīng)

處理器的內(nèi)部（VDD_INT）和外部（VDD_EXT）電源有單獨(dú)的連接，內(nèi)部和模擬電源必須滿足VDD_INT規(guī)格，外部電源必須滿足VDD_EXT規(guī)格。為減少噪聲耦合，PCB應(yīng)使用VDD_INT和GND的平行電源和接地平面。

JTAG仿真器連接器

ADI的JTAG仿真器使用處理器的IEEE 1149.1 JTAG測(cè)試訪問端口來監(jiān)控和控制目標(biāo)板處理器，提供全處理器速度的仿真，允許檢查和修改內(nèi)存、寄存器和處理器堆棧，且不會(huì)影響目標(biāo)系統(tǒng)的負(fù)載或時(shí)序。

開發(fā)工具

ADI為其處理器提供了完整的軟件和硬件開發(fā)工具，包括集成開發(fā)環(huán)境（CrossCore? Embedded Studio和VisualDSP++?）、評(píng)估產(chǎn)品、仿真器和各種軟件插件。

集成開發(fā)環(huán)境（IDEs）

CrossCore Embedded Studio基于EclipseTM框架，支持大多數(shù)ADI處理器家族，是未來處理器（包括多核設(shè)備）的首選IDE，可無縫集成軟件插件以支持實(shí)時(shí)操作系統(tǒng)、文件系統(tǒng)、TCP/IP堆棧、USB堆棧、算法軟件模塊和評(píng)估硬件板支持包。VisualDSP++支持在CrossCore Embedded Studio發(fā)布之前推出的處理器家族，包括ADI的VDK實(shí)時(shí)操作系統(tǒng)和開源TCP/IP堆棧，但不支持未來的ADI處理器。

EZ - KIT Lite評(píng)估板和套件

ADI提供各種EZ - KIT Lite評(píng)估板，包括處理器和關(guān)鍵外設(shè)，支持片上仿真功能和其他評(píng)估與開發(fā)功能。還有各種EZ - Extenders子卡，提供額外的專業(yè)功能，如音頻和視頻處理。EZ - KIT Lite評(píng)估套件是一種經(jīng)濟(jì)有效的方式，可用于學(xué)習(xí)ADI處理器的開發(fā)，每個(gè)套件包括評(píng)估板、IDE評(píng)估版本的下載說明、USB電纜和電源，支持在板上Flash設(shè)備中存儲(chǔ)用戶特定的啟動(dòng)代碼，實(shí)現(xiàn)獨(dú)立操作。

軟件插件

ADI提供與CrossCore Embedded Studio無縫集成的軟件插件，包括評(píng)估硬件的板支持包、各種中間件包和算法模塊，可擴(kuò)展其功能并減少開發(fā)時(shí)間。

七、總結(jié)

ADSP - 21477/ADSP - 21478/ADSP - 21479處理器憑借其高性能的核心架構(gòu)、豐富的外設(shè)接口、強(qiáng)大的I/O處理器特性以及完善的開發(fā)工具支持，在高性能音頻處理領(lǐng)域具有顯著優(yōu)勢(shì)。無論是對(duì)于音頻設(shè)備制造商還是電子工程師來說，這款處理器都是一個(gè)值得考慮的選擇。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求和場(chǎng)景，合理選擇處理器型號(hào)，并充分利用其各種特性，以實(shí)現(xiàn)最佳的性能和功能。你在使用這款處理器的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。