AXI USB 2.0器件IP及嵌入式IP目錄介紹
如果嵌入式 IP 目錄以及 AXI USB 2.0 器件 IP 對您來說比較陌生的話，此視頻將向您詳細地介紹這兩者。通過本次培訓(xùn)您將學(xué)習(xí)到 AXI USB2.0器件的關(guān)鍵性能、配置選項以及基本架構(gòu)，同時還包括有如何在大容量存儲應(yīng)用中使用AXI USB 2.0器件IP的典型應(yīng)用案例。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
usb
+關(guān)注
關(guān)注
60文章
8415瀏覽量
283017 -
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133297 -
IP
+關(guān)注
關(guān)注
5文章
1854瀏覽量
155360
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
使用AXI4接口IP核進行DDR讀寫測試
本章的實驗任務(wù)是在 PL 端自定義一個 AXI4 接口的 IP 核，通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試，讀寫的內(nèi)存大小是 4K 字節(jié)。
Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP，純邏輯實現(xiàn)，AXI4和AXI4-Stream DMA接口，支持PCIe 3.0和4.0
NVMe AXI4 Host Controller IP1介紹NVMe AXI4 Host Controller IP可以連接高速存儲PCI
發(fā)表于 11-14 22:40
Ethernet ip轉(zhuǎn)SPI嵌入式板卡-讓機器人與單片機互相聯(lián)動
發(fā)那科機器人通過EtherNet/IP主站與SPI嵌入式板卡聯(lián)動，實現(xiàn)遠程控制SPI設(shè)備與數(shù)據(jù)采集，涵蓋硬件連接、IP配置、數(shù)據(jù)映射及通信驗證，適用于機器人工作站集成SPI傳感器/執(zhí)行器的場景。
VDMA IP核簡介
VDMA端口信號
S_AXI_LITE：PS端可以通過AXI_LITE協(xié)議對IP核進行控制；
S_AXIS_S2MM：視頻流（AXI STREAM）輸入到
發(fā)表于 10-28 06:14
基于E203的DMA ip的使用
1.BD設(shè)計
2.AXI DMA寄存器
編寫SDK代碼，需要根據(jù)xilinx的官方例程和dma ip使用手冊進行寄存器的配置。
重要寄存器：
MM2S
S2MM
發(fā)表于 10-22 06:00
智多晶SerDes 2.0 IP介紹
為了滿足用戶對SerDes日益增漲和多樣化的要求。智多晶SerDes IP推出了2.0版本的升級，本次升級相比1.0版本主要帶來了以下的變化。
創(chuàng)飛芯40nm eNT嵌入式eFlash IP通過可靠性驗證
珠海創(chuàng)飛芯科技有限公司在非易失性存儲技術(shù)領(lǐng)域再獲突破——基于40nm標準工藝平臺開發(fā)的eNT嵌入式eFlash IP已通過可靠性驗證！這一成果進一步展現(xiàn)了創(chuàng)飛芯科技有限公司在先進工藝節(jié)點上的技術(shù)實力與工程化能力。
一站式定制芯片及IP供應(yīng)商燦芯半導(dǎo)體推出PCIe 4.0 PHY IP
2025年8月14日，一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKC+ 0.9V/1.8V平臺的 PCIe 4.0 PHY IP 。該
MicroBlaze處理器嵌入式設(shè)計用戶指南
*本指南內(nèi)容涵蓋了在嵌入式設(shè)計中使用 MicroBlaze 處理器、含存儲器 IP 核的設(shè)計、IP integrator 中的復(fù)位和時鐘拓撲結(jié)構(gòu)。獲取完整版《 MicroBlaze 處理器嵌入
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此 HLS
NVMe IP之AXI4總線分析
廣泛應(yīng)用 。隨著時間的推移，AXI4的影響不斷擴大。目前，由Xilinx提供的大部分IP接口都支持AXI4總線，使得系統(tǒng)中不同模塊之間的互連更加高效。這也讓基于這些IP的開發(fā)變得更加快
發(fā)表于 06-02 23:05
NVMe控制器IP設(shè)計之接口轉(zhuǎn)換
這是NVMe控制器IP設(shè)計系列博客之一，其他的見本博客或csdn搜用戶名：tiantianuser。相關(guān)視頻見B站用戶名：專注與守望。
接口轉(zhuǎn)換模塊負責(zé)完成AXI4接口與控制器內(nèi)部的自定義接口之間
發(fā)表于 05-10 14:33
智多晶FIFO_Generator IP介紹
FIFO_Generator是智多晶設(shè)計的一款通用型FIFO IP。當前發(fā)布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和異步FIFO跨時鐘級數(shù)配置功能。
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù)，即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式，實現(xiàn)了接口轉(zhuǎn)換。該
工商網(wǎng)監(jiān)
評論