JESD204B接口中的眼圖測量方法
該視頻將為觀眾介紹JESD204B接口中的眼圖測量。JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標準的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實現(xiàn) JESD204B物理層。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
收發(fā)器
+關(guān)注
關(guān)注
10文章
3742瀏覽量
109773 -
測量
+關(guān)注
關(guān)注
10文章
5418瀏覽量
115220 -
數(shù)據(jù)轉(zhuǎn)換器
+關(guān)注
關(guān)注
1文章
398瀏覽量
30108
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
LMK04828 超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)手冊
LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
?LMK0482x系列超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)文檔總結(jié)
LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
?LMK04828-EP 超低噪聲JESD204B兼容時鐘抖動清除器總結(jié)
LMK04828-EP 器件是業(yè)界性能最高的時鐘調(diào)理器，支持 JESD204B。
PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅(qū)動7個JESD204B轉(zhuǎn)換器或其他邏輯器件
JESD204B生存指南
實用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置JESD204 phy IP核進行使用。
一文詳解JESD204B高速接口協(xié)議
JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術(shù)手冊
LTC6953 是一款高性能、超低抖動的 JESD204B/JESD204C 時鐘分配 IC。LTC6953 的 11 個輸出可配置為最多 5 個 JESD204B/JESD204
AD9680 JESD204B接口的不穩(wěn)定會導(dǎo)致較大的電流波動，怎么解決？
AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當(dāng) AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時鐘為 800MHz
發(fā)表于 04-15 06:43
使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
發(fā)表于 03-12 22:21
JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？
請問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別，謝謝！
發(fā)表于 02-08 09:10
JESD204B使用說明
能力更強，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實現(xiàn)高速ADC數(shù)據(jù)采集，jesd204b
調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應(yīng)用手冊中能看到LVDS的詳細說明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B
發(fā)表于 11-28 06:13
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
使用JESD204B如何對數(shù)據(jù)進行組幀？
在使用JESD204B協(xié)議時，當(dāng)L=8時，如果時雙通道數(shù)據(jù)，如何對數(shù)據(jù)進行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產(chǎn)生156.25Mhz
發(fā)表于 11-14 07:12
工商網(wǎng)監(jiān)
評論