消失了好久，沒有寫文章，也沒有做筆記，因為最近再趕一個比賽，時間很緊，昨天周六終于結束了，所以趁著周....
![的頭像]()
FPGA之家 發(fā)表于 11-20 10:04
?1107次閱讀
帶寬是影響FPGA加速器的重要因素，因為大量的并行計算對數(shù)據(jù)量要求很大。
![的頭像]()
FPGA之家 發(fā)表于 11-16 16:36
?2020次閱讀
單片機晶振電路中兩個微調電容不對稱會怎樣？相差多少會使頻率怎樣變化？我在檢測無線鼠標的接受模塊時，發(fā)....
![的頭像]()
FPGA之家 發(fā)表于 11-15 15:54
?1556次閱讀
大規(guī)模的整數(shù)加法在數(shù)字信號處理和圖像視頻處理領域應用很多，其對資源消耗很多，如何能依據(jù)FPGA物理結....
![的頭像]()
FPGA之家 發(fā)表于 11-08 09:06
?2252次閱讀
為了確保寄存器在時鐘沿穩(wěn)定采集數(shù)據(jù)，那么必須要滿足寄存器的建立，保持時間要求。 建立時間要求：在寄存....
![的頭像]()
FPGA之家 發(fā)表于 11-07 09:30
?868次閱讀
由于卷積核數(shù)據(jù)在計算過程中保持不變，更新較慢。這樣就可以利用LUT來存儲權重并同時進行乘法運算。
![的頭像]()
FPGA之家 發(fā)表于 11-06 09:07
?1293次閱讀
方法1.通過狀態(tài)機來實現(xiàn)，通過verilog控制FPGA，讓它該快的時候快，該慢的時候慢。
![的頭像]()
FPGA之家 發(fā)表于 11-02 09:48
?1166次閱讀
Xilinx 提供兩款工具來構建和部署嵌入式 Linux 解決方案。這些工具有 Xilinx 的 P....
![的頭像]()
FPGA之家 發(fā)表于 10-31 16:59
?951次閱讀
Vitis 統(tǒng)一軟件平臺包括一組廣泛的、性能優(yōu)化的開源庫，這些庫提供了即開即用的加速功能，并且對現(xiàn)有....
![的頭像]()
FPGA之家 發(fā)表于 10-30 17:23
?1089次閱讀
當您想到處理性能時，腦子里最先出現(xiàn)的影響因素往往并不是存儲吧？但是，如果您正在處理海量的大型數(shù)據(jù)集，....
![的頭像]()
FPGA之家 發(fā)表于 10-24 16:41
?1052次閱讀
通常情況下所使用的Kalman濾波器是離散時間系統(tǒng)形式的。我們真正想得到的物理量表示成系統(tǒng)狀態(tài)中的某....
![的頭像]()
FPGA之家 發(fā)表于 10-19 10:07
?4207次閱讀
諧振器和負載電容要求必須盡可能地靠近振蕩器的引腳，減少失真和起振時間。外部用戶時鐘必須使用占空比約為....
![的頭像]()
FPGA之家 發(fā)表于 10-16 16:48
?2031次閱讀
ARM端配置如下圖所示，以5處的ARM-A9為核心，使用1處的UART1打印調試信息，使用2處的網口....
![的頭像]()
FPGA之家 發(fā)表于 10-16 16:43
?2908次閱讀
首先要做的是最簡單的均值濾波算法。均值濾波是典型的線性濾波算法，它是指在圖像上對目標像素給一個模板，....
![的頭像]()
FPGA之家 發(fā)表于 10-16 09:23
?1222次閱讀
由于P-N結的正向壓降受溫度的影響較大，所以用P-N為基本單元構成的雙極型半導體邏輯元件（TTL、H....
![的頭像]()
FPGA之家 發(fā)表于 10-13 16:07
?2026次閱讀
PON接入：無源光網絡 (PON) 是網絡運營商部署的主要寬帶接入技術之一。依托可編程邏輯和硬件加速....
![的頭像]()
FPGA之家 發(fā)表于 10-12 16:16
?2018次閱讀
消息傳遞端口是可選接口（消息也可以組合到I / O端口上，并使用Vivado集成設計環(huán)境（IDE）設....
![的頭像]()
FPGA之家 發(fā)表于 10-10 15:58
?2029次閱讀
在 SystemVerilog 中，聯(lián)合只是信號，可通過不同名稱和縱橫比來加以引用。
![的頭像]()
FPGA之家 發(fā)表于 10-08 15:45
?1877次閱讀
Step3: 按照“Vivado中進行ZYNQ硬件部分設計”中介紹的，直到在SDK中編寫C代碼步驟。....
![的頭像]()
FPGA之家 發(fā)表于 09-23 09:25
?1883次閱讀
ZYNQ內部的總體框架如所示，PS中包含2個ARM Cortex-9的內核，一些基本的外設擴展口以及....
![的頭像]()
FPGA之家 發(fā)表于 09-22 09:26
?1284次閱讀
硬件描述語言（verilog，systemVerilog，VHDL等）不同于軟件語言（C，C++等）....
![的頭像]()
FPGA之家 發(fā)表于 09-21 09:07
?2004次閱讀
一個人開發(fā)一門語言，難度那是相當大的。好在當時而立之年的Guido已經有了相當?shù)拈_發(fā)經驗。此前，他花....
![的頭像]()
FPGA之家 發(fā)表于 09-10 09:07
?976次閱讀
VHDL與Verilog硬件描述語言在數(shù)字電路的設計中使用的非常普遍，無論是哪種語言，仿真都是必不可....
![的頭像]()
FPGA之家 發(fā)表于 09-09 10:16
?2187次閱讀
IIR（Infinite Impulse Response）無線脈沖響應濾波器。
![的頭像]()
FPGA之家 發(fā)表于 09-07 09:51
?2042次閱讀
通常的按鍵所用開關為機械彈性開關，當機械觸點斷開、閉合時，由于機械觸點的彈性作用，一個按鍵開關在閉合....
![的頭像]()
FPGA之家 發(fā)表于 09-05 10:43
?1609次閱讀
?在開始設計前，根據(jù)設計劃分好各功能模塊（為了敘述方便，這里以對“FPGA數(shù)字信號處理（十三）鎖相環(huán)....
![的頭像]()
FPGA之家 發(fā)表于 09-04 09:54
?2635次閱讀
自動化驗證testbench結果可以減少人工檢查的時間和可能犯的失誤，尤其對于比較大的設計。
![的頭像]()
FPGA之家 發(fā)表于 09-04 09:15
?1374次閱讀
用“數(shù)組”來表述Verilog HDL中的定義并不準確，但對大多數(shù)人來說應該更好理解。
![的頭像]()
FPGA之家 發(fā)表于 09-02 09:21
?2001次閱讀
將設計和驗證從邏輯上和時間上分開，使得兩個小組可以相對獨立。
![的頭像]()
FPGA之家 發(fā)表于 09-01 15:38
?2117次閱讀
??對于小型設計來說，最好的測試方式便是使用TestBench和HDL仿真器來驗證其正確性。一般Te....
![的頭像]()
FPGA之家 發(fā)表于 09-01 09:57
?1796次閱讀
工商網監(jiān)