modelsim波形仿真的基本操作了解
在剛接觸modelsim時(shí)，被其繁復(fù)的操作流程所困，一度只能依靠在quartus中修改代碼編譯后再重....
進(jìn)程間通信的幾種實(shí)現(xiàn)方式
所謂的瀑布模型，其實(shí)就是將整個(gè)軟件開發(fā)過程分成多個(gè)階段，往往是上一個(gè)階段完全做完，才將輸出結(jié)果交給下....
在ZCU102評估套件上實(shí)現(xiàn)NVMe SSD接口的解決方案
NVMeG3-IP 內(nèi)核提供了一個(gè)在 ZCU102 評估套件上實(shí)現(xiàn) NVMe SSD 接口的解決方案....
傅里葉變換、拉普拉斯變換、Z變換剖析
傅里葉變化只能對能量有限的信號進(jìn)行變換(也就是可以收斂的信號)，無法對能量無限的信號進(jìn)行變換(無法收....
DDS直接數(shù)字式頻率合成器基本原理及性能特點(diǎn)
直接數(shù)字式頻率合成器DDS（Direct Digital Synthesizer），實(shí)際上是一種分頻....
Modelsim初級使用教程
Modelsim仿真工具是Model公司開發(fā)的。它支持Verilog、VHDL以及他們的混合仿真，它....
經(jīng)典的設(shè)計(jì)與驗(yàn)證流程
設(shè)計(jì)人員不寫文檔，直接寫代碼，邊寫邊想，設(shè)計(jì)架構(gòu)沒有經(jīng)過評審，和上下游交互接口和時(shí)序都對不上，代碼寫....
使用開源verilog仿真工具進(jìn)行文件的編譯和仿真
Icarus VerilogIcarus Verilog極其小巧，支持全平臺Windows+Linu....
一款售價(jià)約280美元的Xilinx Artix-7100T FPGA開發(fā)板
FPGA采用的是ArtyA7，一款售價(jià)約 280 美元的 Xilinx Artix-7100T FP....
科普一下Verilog代碼命名規(guī)范
命名規(guī)范包括模塊命名規(guī)范和代碼命名規(guī)范，代碼命名需要有確定的含義，提高代碼可讀性和可維護(hù)性。
i2c-tools工具的安裝和使用簡單介紹
i2c-tools工具是一個(gè)專門調(diào)試i2c的，開源，可獲取掛載的設(shè)備及設(shè)備地址，還可以讀寫I2C設(shè)備....
關(guān)于AXI BRAM控制器的相關(guān)內(nèi)容
所有與axis主設(shè)備的通信都是通過一個(gè)5通道的axis接口進(jìn)行的。所有寫操作都在AXI總線的寫地址通....
如何設(shè)計(jì)異步時(shí)鐘之間的接口電路
一、FIFO簡介
FIFO是英文First In First Out 的縮寫，是一種先....
Versal ACAP GTY收發(fā)器仿真示例分析
您可在 AM002 的“收發(fā)器主復(fù)位”部分中找到詳細(xì)描述。GTY 中的全新主復(fù)位控制器取代了前幾代 ....
MIPI I3C的基本原理及其應(yīng)用概述
隨著移動(dòng)設(shè)備對于傳感器數(shù)量的增加以及對性能的提高，I2C和SPI逐漸達(dá)到瓶頸，而I3C可以在同一根主....
使用matlab產(chǎn)生采樣率為44.1khz的1khz的sin波
信號是表示消息的物理量，如電信號可以通過幅度、頻率、相位的變化來表示不同的消息。這種電信號有模擬信號....
時(shí)序分析的設(shè)計(jì)約束（SDC）
使用SDC命令create_clock創(chuàng)建時(shí)鐘，時(shí)鐘周期20，占空比50%的時(shí)鐘信號；
HLS與RTL語言的使用最佳實(shí)踐研究
通過提高抽象級別，可以減少最初的設(shè)計(jì)工作量。設(shè)計(jì)人員可以集中精力描述系統(tǒng)的行為，而不必花費(fèi)時(shí)間來實(shí)現(xiàn)....
一個(gè)基于FPGA的開源原型平臺
Corundum是一個(gè)基于FPGA的開源原型平臺，用于高達(dá)100Gbps及更高的網(wǎng)絡(luò)接口開發(fā)。Cor....
CAN總線的幀類型及結(jié)構(gòu)
數(shù)據(jù)幀和遠(yuǎn)程幀有標(biāo)準(zhǔn)格式和擴(kuò)展格式兩種格式。標(biāo)準(zhǔn)格式有11位的標(biāo)識符，擴(kuò)展格式有29位標(biāo)識符。
ADC的內(nèi)部原理和如何獲得最佳精度
用了這么久ADC,從沒細(xì)看過ADC的內(nèi)部原理和如何獲得最佳精度，今天看到一篇ST的官方文檔講的不錯(cuò)，....
Zynq UltraScale+ZU+的電源域
PS部分和PL部分的上電時(shí)序是獨(dú)立的，為了防止損壞器件，器件內(nèi)部已經(jīng)進(jìn)行了隔離。
一款“優(yōu)雅"的時(shí)序圖繪制插件：Waveform
Wavefrom波形繪制采用json文件的形式。創(chuàng)建一個(gè)json后綴的文件即可。Wavefrom提供....
同步FIFO之Verilog實(shí)現(xiàn)
FIFO的分類根均FIFO工作的時(shí)鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是....
Spartan系列器件銷量破10億
在 Spartan 系列的技術(shù)演進(jìn)歷程中，邏輯密度、性能、I/O 帶寬和本地存儲(chǔ)器實(shí)現(xiàn)了重大提升。首....
宇航級FPGA的諸多挑戰(zhàn)
設(shè)計(jì)用于空間的FPGA并非易事。桑迪亞國家實(shí)驗(yàn)室的David S. Lee認(rèn)為，電離輻射是對在太空中....
在x86平臺，如何用Qemu來模擬ARM系統(tǒng)
如果是操作性比較強(qiáng)的文章，那么就有必要交代清楚工作平臺的背景是什么，要達(dá)到的目的是什么，總體步驟是怎....
使用模板創(chuàng)建輸入輸出接口時(shí)序約束的竅門
Source Synchronous：兩個(gè) device 間進(jìn)行通信時(shí)，發(fā)送端生成一個(gè)伴隨發(fā)送數(shù)據(jù)的....
STM32簡介/結(jié)構(gòu)與應(yīng)用
屬于中低端的32位ARM微控制器，該系列芯片按本身所帶的Flash大小可以分為三類：16K和32K小....
各種編程語言的能耗對比分析
當(dāng)能耗也成為了一個(gè)重要指標(biāo)，我們要怎么選擇編程語言？2017 年，由 6 名葡萄牙研究者組成的團(tuán)隊(duì)決....
工商網(wǎng)監(jiān)