MPSoC R5引導4個A53和兩個R5的應用程序的例子
在SDK里，制作啟動文件boot.bin時，需要正確設置每個ELF文件的目標CPU。SDK不能根據(jù)E....
英特爾Agilex FPGA概述表
Agilex FPGA擁有F、I、M三個產(chǎn)品系列，每個系列都有哪些器件可供選擇呢？小編為大家整理了全....
有關7系列FPGA通用PCB設計指導
雖然PCB技術有了進步，但PCB的基本結構沒有改變，例如材料特性、使用的層疊層數(shù)、幾何結構和鉆孔技術....
串口有必要使用DMA嗎
對于發(fā)送，使用中斷發(fā)送，不會阻塞線程，但需浪費大量中斷資源，CPU頻繁響應中斷；以115200bps....
20GB英特爾芯片機密數(shù)據(jù)被黑客竊取并分享！
這些曝光的數(shù)據(jù)稱之為“Intel exconfidential Lake”，黑客聲稱這些數(shù)據(jù)沒有在任....
FPGA首次集成光子芯片，即將送樣
Ayar Labs是一家位于加利福尼亞州的硅光子學初創(chuàng)公司。該公司在A輪融資中籌集了2400萬美元。....
信號處理常用術語分析
在信號處理中，過采樣（Oversampling）是指以遠遠高于信號帶寬兩倍或其最高頻率對其進行采樣的....
FPGA三態(tài)門的結構是怎樣的呢？
由上圖看出，在單相三態(tài)門中，當EN=1時，對原電路無影響，電路的輸出符合原來電路的所有邏輯關系，即A....
科普一下信號處理的常用術語
采樣頻率，也稱為采樣速度或者采樣率，定義了單位時間內從連續(xù)信號中提取并組成離散信號的采樣個數(shù)，它用赫....
在Xilinx 7系列FPGA上兩種實現(xiàn)方式的差別
在FPGA設計開發(fā)中，很多場合會遇到同一根信號既可以是輸入信號，又可以是輸出信號，即IO類型（Ver....
怎么使用 Pin Planner 工具
以前看到過官網(wǎng)提供excel類型的IO BANK的示意圖，但是后來找不到了，就自己從軟件里面生成吧，....
如何通過OV5640攝像頭顯示在VGA顯示屏上
從本例開始，接下來的幾例，都將圍繞OV5640攝像頭來學習，教大家學會，如何通過OV5640攝像頭，....
與初始化相關的重要寄存器介紹
在上例中，介紹了配置OV5640所需的SCCB時序，以及具體的實現(xiàn)。本例將介紹與初始化相關的重要寄存....
FPGA設計的8大知識重要分析
這里的面積指一個設計消耗FPGA/CPLD的邏輯資源的數(shù)量，對于FPGA可以用消耗的FF（觸發(fā)器）和....
什么是JTAG？用途是什么
JTAG是1980年代開發(fā)的用于解決電子板制造問題的IEEE標準（1149.1）。如今，它可以用作編....
Xilinx FPGA的電源設計和實現(xiàn)方案
本篇主要介紹Xilinx FPGA的電源設計，主要包括電源種類、電壓要求、功耗需求，上下電時序要....
基于Linux的mpu6050驅動的實現(xiàn)
Linux內核已經(jīng)為我們編寫好了I2C的架構，從設備信息可以在內核文件中直接寫死，也可以通過設備....
I2C內核架構分析
I2C(Inter-Integrated Circuit)總線(也稱 IIC 或 I2C) 是有PH....
網(wǎng)絡中發(fā)送長度小于64字節(jié)的報文時如何傳送
電磁波在雙絞線上傳輸?shù)乃俣葹?.7倍光速，在1km電纜的傳播時延約為5us。傳統(tǒng)的網(wǎng)絡信道比較差，需....
SOPC和SoC FPGA的區(qū)別
另外也可以根據(jù)用戶的實際需求，為CPU添加各種標準或定制的外設，例如UART，SPI，IIC等標準接....
如何使用ZYNQ進行嵌入式系統(tǒng)設計
[導讀] 基于ZYNQ實現(xiàn)復雜嵌入式系統(tǒng)非常便利，其應用領域也越來越廣泛，本文來從對ZYNQ芯片架構....
使用ZYNQ進行嵌入式系統(tǒng)設計
，ZYNQ內置了雙ARM Cortex-A9硬核，對軟件設計提供了極大的靈活性，在該處理器上可運行L....
亞穩(wěn)態(tài)與設計可靠性的關系
亞穩(wěn)態(tài)是我們在設計經(jīng)常遇到的問題。這個錯誤我在很多設計中都看到過。有人可能覺得不以為然，其實你現(xiàn)在沒....
總線、接口以及協(xié)議之間的關系
總線是一組傳輸通道，是各種邏輯器件構成的傳輸數(shù)據(jù)的通道，一般由由數(shù)據(jù)線、地址線、控制線等構成。接口是....
ZYNQ架構及ZYNQ芯片
外設是處理器之外的功能部件，一般從事三種功能之一：（一）協(xié)處理器—— 輔助主處理器的單元，往往是被優(yōu)....
CPU流水線的問題
1989 年推出的 i486 處理器引入了五級流水線。這時，在 CPU 中不再僅運行一條指令，每一級....
推薦一款網(wǎng)頁版的Verilog代碼編輯仿真驗證平臺
打開后的界面如下圖所示，全英文顯示。如果感覺自己的英文水平欠佳，可以使用谷歌瀏覽器打開該網(wǎng)頁，并選擇....
Tcl在Vivado中的基礎應用
Xilinx的新一代設計套件Vivado相比上一代產(chǎn)品ISE，在運行速度、算法優(yōu)化和功能整合等很多方....
工商網(wǎng)監(jiān)