TCP和UDP協(xié)議的實(shí)現(xiàn)方法
目前TCP協(xié)議大多由cpu跑代碼實(shí)現(xiàn)， 這次用FPGA的純邏輯實(shí)現(xiàn) , System Verilog....
二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)
節(jié)通過(guò)硬件描述語(yǔ)言Verilog HDL對(duì)二十進(jìn)制編碼器的描述，介紹Verilog HDL程序的基本....
手把手教你動(dòng)態(tài)編輯Xilinx FPGA內(nèi)LUT內(nèi)容
在7系列FPGA中，將近2/3的SLICE是SLICEL，其余的是SLICEM[1]，也就是說(shuō)，F(xiàn)P....
什么是短時(shí)傅里葉變換？傅立葉分析和小波分析的關(guān)系
個(gè)簡(jiǎn)單可行的方法就是——加窗。我又要套用方沁園同學(xué)的描述了，“把整個(gè)時(shí)域過(guò)程分解成無(wú)數(shù)個(gè)等長(zhǎng)的小過(guò)程....
work庫(kù)在VHDL中的特殊用法
VHDL 的一個(gè)強(qiáng)大功能是用庫(kù)來(lái)組織 RTL 的不同部分。通過(guò)使用庫(kù)，不同的設(shè)計(jì)人員可以做這個(gè)工程中....
什么是抖動(dòng)？抖動(dòng)的幾個(gè)重要概念及其測(cè)量方法
隨著通信系統(tǒng)中的時(shí)鐘速率邁入GHz級(jí)，抖動(dòng)在數(shù)字設(shè)計(jì)領(lǐng)域中日益得到人們的重視。在高速系統(tǒng)中，時(shí)鐘或振....
詳解數(shù)字電路中的抖動(dòng)
隨著通信系統(tǒng)中的時(shí)鐘速率邁入GHz級(jí)，抖動(dòng)在數(shù)字設(shè)計(jì)領(lǐng)域中日益得到人們的重視。在高速系統(tǒng)中，時(shí)鐘或振....
CPU內(nèi)核中的FPGA優(yōu)化方法
用 FPGA 技術(shù)更新傳統(tǒng)系統(tǒng)是許多嵌入式系統(tǒng)設(shè)計(jì)人員都知道的場(chǎng)景。但現(xiàn)有設(shè)計(jì)確實(shí)需要更新，這其中就....
旋轉(zhuǎn)環(huán)境下基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
為了滿足某大型旋轉(zhuǎn)機(jī)械設(shè)備在監(jiān)測(cè)過(guò)程中實(shí)時(shí)性高精度多通道的采集需求，提出了一種基于FPGA的多通道振....
Verilog HDL的歷史 FPGA硬件描述語(yǔ)言設(shè)計(jì)流程
硬件描述語(yǔ)言(HDL)是一種用形式化方法來(lái)描述數(shù)字電路和系統(tǒng)的語(yǔ)言。數(shù)字電路系統(tǒng)的設(shè)計(jì)者利用這種語(yǔ)言....
如何打通機(jī)器學(xué)習(xí)的三大玄關(guān)
隨著時(shí)下智能時(shí)代的發(fā)展，機(jī)器學(xué)習(xí)已成為不少專業(yè)人士的“必備技能”。盡管如此，可它在實(shí)用性上仍然存在一....
使用VHDL實(shí)現(xiàn)Flash讀寫控制器設(shè)計(jì)
首先拋出重點(diǎn)：使用Xilinx的平臺(tái)，最大的難點(diǎn)在于，要自己設(shè)計(jì)一個(gè)Flash讀寫控制器。
Verilog Testbench怎么寫 Verilog Testbench文件的編寫要點(diǎn)
之前在使用Verilog做FPGA項(xiàng)目中、以及其他一些不同的場(chǎng)合下，零散的寫過(guò)一些練手性質(zhì)的test....
誰(shuí)是為英特爾? Cyclone? 10 FPGA供電的“最佳拍檔”？
通過(guò)直接連接或 FPGA 夾層卡 (FMC) 接口開發(fā)模塊化和可擴(kuò)展設(shè)計(jì)，以支持 USB 3.1 G....
用matlab對(duì)信號(hào)進(jìn)行傅里葉變換
傅氏變換分析是信號(hào)分析中很重要的方法，借助matlab可以很方便的對(duì)各類信號(hào)進(jìn)行傅氏頻域分析。本文介....
傅里葉級(jí)數(shù)的數(shù)學(xué)推導(dǎo)
但傅里葉級(jí)數(shù)在數(shù)論、組合數(shù)學(xué)、信號(hào)處理、概率論、統(tǒng)計(jì)學(xué)、密碼學(xué)、聲學(xué)、光學(xué)等領(lǐng)域都有著廣泛的應(yīng)用，這....
什么叫濾波電路？常見(jiàn)濾波電路識(shí)圖概述 淺析各種形式的濾波電路
在整流電路輸出的電壓是單向脈動(dòng)性電壓，不能直接給電子電路使用。所以要對(duì)輸出的電壓進(jìn)行濾波，消除電壓中....
使用Xilinx FPGA實(shí)現(xiàn)OFDM系統(tǒng)
OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊....
調(diào)用HLS的FFT庫(kù)實(shí)現(xiàn)N點(diǎn)FFT（hls:fft）
在HLS中用C語(yǔ)言實(shí)現(xiàn)8192點(diǎn)FFT，經(jīng)過(guò)測(cè)試，實(shí)驗(yàn)結(jié)果正確，但是時(shí)序約束不到100M的時(shí)鐘，應(yīng)該....
FSBL的數(shù)據(jù)段和代碼段如何連接？
搞懂?dāng)?shù)據(jù)段和代碼段是如何被鏈接成一個(gè)二進(jìn)制文件的，這應(yīng)該是每一個(gè)ARM程序員必須搞清楚的一個(gè)事情。
Verilog inout雙向口使用和仿真的方法
芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。一般信號(hào)線用做總線等雙向數(shù)據(jù)傳輸?shù)臅r(shí)候就要用....
乘法器的Verilog HDL實(shí)現(xiàn)方案
兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡(jiǎn)單的方法計(jì)算就是利用移位操作來(lái)實(shí)現(xiàn)。
Verilog中阻塞和非阻塞賦值金規(guī)
對(duì)于VerilogHDL語(yǔ)言中，經(jīng)常在always模塊中，面臨兩種賦值方式：阻塞賦值和非阻塞賦值。對(duì)....
工商網(wǎng)監(jiān)