使用AXI-Full接口的IP進(jìn)行DDR的讀寫測(cè)試
首先對(duì)本次工程進(jìn)行簡(jiǎn)要說明：本次工程使用AXI-Full接口的IP進(jìn)行DDR的讀寫測(cè)試。在我們的DD....
AXI總線協(xié)議的簡(jiǎn)單知識(shí)
關(guān)于AXI總線協(xié)議的一些簡(jiǎn)單知識(shí)，通過閱讀Xilinx的使用指導(dǎo)手冊(cè)（UG1037），結(jié)合正點(diǎn)原子的....
給大家介紹一種信號(hào)波峰波谷的檢測(cè)方法
對(duì)于信號(hào)波峰波谷識(shí)別在嵌入式領(lǐng)域應(yīng)該是非常廣泛的，因?yàn)榇蟛糠值男盘?hào)都處于一種時(shí)變的狀態(tài)，信號(hào)在時(shí)域上....
IIC協(xié)議驅(qū)動(dòng)設(shè)計(jì)
本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語(yǔ)描述，手把....
比特對(duì)編碼的原理設(shè)計(jì)
今天一起看看比特對(duì)編碼（有的也把它稱為基4booth編碼，名字不重要，主要是思想），可以解決上文中提....
如何去描述度量信號(hào)的幾個(gè)概念
遇到一些朋友說信號(hào)處理真難，學(xué)是很辛苦的學(xué)了，就是不知道怎么用。學(xué)而不能致用，如此辛苦的學(xué)習(xí)就有點(diǎn)費(fèi)....
V2X是什么？V2X有什么用呢？
V2X有什么用呢？在我看來最重要的一個(gè)用處是「安全」，當(dāng)車能夠?qū)崟r(shí)的和周邊其他車輛或者路側(cè)設(shè)備交互信....
FIFO隊(duì)列的串口數(shù)據(jù)收發(fā)方法
在嵌入式軟件的開發(fā)中，串口是十分常用且基礎(chǔ)的功能。在需要批量發(fā)送數(shù)據(jù)的場(chǎng)合，可以使用while循環(huán)等....
新建仿真工程如何開始仿真
4.1 新建仿真工程在開始動(dòng)手仿真之前，首先，我們需要?jiǎng)?chuàng)建一個(gè)文件夾用來放置我們的 ModelSim....
為什么串行接口變得如此流行
盡管SERDES（SERializer/DESerializer）擁有十分復(fù)雜的設(shè)計(jì)和驗(yàn)證過程，但已....
ModelSim手動(dòng)仿真教程
在開始動(dòng)手仿真之前，首先，我們需要?jiǎng)?chuàng)建一個(gè)文件夾用來放置我們的 ModelSim 仿真工程文件，這里....
SpinalHDL里用于跨時(shí)鐘域處理的一些手段方法
每一個(gè)做數(shù)字邏輯的都繞不開跨時(shí)鐘域處理，談一談SpinalHDL里用于跨時(shí)鐘域處理的一些手段方法。
Xilinx 7系列FPGA管腳是如何定義的
表1-1列出了7系列FPGA封裝中的管腳定義。注意：表1-12有單獨(dú)列出的專用通用用戶I/O，也有標(biāo)....
模板函數(shù)以及模板類的基本概念以及原理
最近使用C++做些編程，把日常遇到的些比較重要的概念總結(jié)分享一下。本文來分享一下模板類的原理，以及為....
C語(yǔ)言中的內(nèi)存管理
全局區(qū)（靜態(tài)區(qū)）（static）—全局變量和靜態(tài)變量的存儲(chǔ)是放在一塊的，初始化的全局變量和靜態(tài)變量在....
UART的回環(huán)實(shí)例代碼設(shè)計(jì)
UART是異步串行通信口的總稱。它所包含的RS232RS449RS423等等是對(duì)應(yīng)各種異步串行通信口....
FIFO設(shè)計(jì)的難點(diǎn)
First Input First Output的縮寫，先入先出隊(duì)列，這是一種傳統(tǒng)的按序執(zhí)行方法，先....
什么是互相關(guān)函數(shù)
什么是互相關(guān)函數(shù)？在統(tǒng)計(jì)學(xué)中，相關(guān)是描述兩個(gè)隨機(jī)變量序列或二元數(shù)據(jù)之間的統(tǒng)計(jì)關(guān)系，無(wú)論是否具有因果....
I2C通訊協(xié)議及其FPGA實(shí)測(cè)波形
應(yīng)答信號(hào)使用MCU、FPGA等控制器實(shí)現(xiàn)時(shí)，需要在第9個(gè)SCL時(shí)鐘周期把SDA設(shè)置為高阻輸入狀態(tài)，如....
如何查看vivado各個(gè)模塊的資源占用情況
在vivado中 ，如何查看各個(gè)模塊的資源占用情況呢？方法如下。以在xilinx官方評(píng)估板VC709....
HBM的基本情況
HBM（High Bandwidth Memory，高帶寬存儲(chǔ)）已成為現(xiàn)代高端FPGA的一個(gè)重要標(biāo)志....
如何通過仿真器理解Verilog語(yǔ)言的思路
要想深入理解Verilog就必須正視Verilog語(yǔ)言同時(shí)具備硬件特性和軟件特性。
verilog的一些基本概念
FPGA各位和數(shù)字IC設(shè)計(jì)崗位面試時(shí)常常會(huì)問下verilog的一些基本概念，做了下整理，面試時(shí)一定用....
Verilog寫法：組合邏輯+時(shí)序邏輯
這種寫法沒什么問題，但是有一點(diǎn)，覆蓋率不好收，如果一些情況沒跑到需要一個(gè)個(gè)分析。覆蓋率會(huì)把數(shù)據(jù)信號(hào)當(dāng)....
MATLAB代碼仿真介紹
如圖上所示，混頻后得到了兩個(gè)頻率頻率分量為 0.5MHz 和 3.5 MHz的信號(hào)。將該信號(hào)通過一個(gè)....
OFDM原理及優(yōu)缺點(diǎn)
OFDM是一種多載波調(diào)制方案，它的基本原理是將傳輸信道分解為若干個(gè)正交的子信道，將需要傳輸?shù)母咚贁?shù)據(jù)....
如何提高閱讀源碼的效率
另外還需要gcc編譯源碼生成dumpfile文件，如果想要方便一些,可能還需要自己寫腳本實(shí)現(xiàn)自動(dòng)化，....
CAN總線常見問題
信號(hào)地也稱為隔離地，為使電子設(shè)備工作時(shí)有一個(gè)統(tǒng)一的參考電位，避免有害電磁場(chǎng)的干擾，使設(shè)備穩(wěn)定可靠的工....
vivado的sdk開發(fā)工具記錄
使用像ZYNQ這樣的SOC架構(gòu)的FPGA，開發(fā)難度比較大的，能熟練開發(fā)FPGA已經(jīng)很難了，ZYNQ需....
工商網(wǎng)監(jiān)