首先對本次工程進行簡要說明：本次工程使用AXI-Full接口的IP進行DDR的讀寫測試。在我們的DD....

關(guān)于AXI總線協(xié)議的一些簡單知識，通過閱讀Xilinx的使用指導手冊（UG1037），結(jié)合正點原子的....

對于信號波峰波谷識別在嵌入式領(lǐng)域應(yīng)該是非常廣泛的，因為大部分的信號都處于一種時變的狀態(tài)，信號在時域上....

本系列將帶來FPGA的系統(tǒng)性學習，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細操作步驟，最直白的言語描述，手把....

今天一起看看比特對編碼（有的也把它稱為基4booth編碼，名字不重要，主要是思想），可以解決上文中提....

遇到一些朋友說信號處理真難，學是很辛苦的學了，就是不知道怎么用。學而不能致用，如此辛苦的學習就有點費....

V2X有什么用呢？在我看來最重要的一個用處是「安全」，當車能夠?qū)崟r的和周邊其他車輛或者路側(cè)設(shè)備交互信....

在嵌入式軟件的開發(fā)中，串口是十分常用且基礎(chǔ)的功能。在需要批量發(fā)送數(shù)據(jù)的場合，可以使用while循環(huán)等....

USB設(shè)備現(xiàn)在是用的非常普遍的一種接口了，它即插即用的特性給人們帶來了很大的方便。

4.1 新建仿真工程在開始動手仿真之前，首先，我們需要創(chuàng)建一個文件夾用來放置我們的 ModelSim....

盡管SERDES（SERializer/DESerializer）擁有十分復雜的設(shè)計和驗證過程，但已....

在開始動手仿真之前，首先，我們需要創(chuàng)建一個文件夾用來放置我們的 ModelSim 仿真工程文件，這里....

每一個做數(shù)字邏輯的都繞不開跨時鐘域處理，談一談SpinalHDL里用于跨時鐘域處理的一些手段方法。

表1-1列出了7系列FPGA封裝中的管腳定義。注意：表1-12有單獨列出的專用通用用戶I/O，也有標....

最近使用C++做些編程，把日常遇到的些比較重要的概念總結(jié)分享一下。本文來分享一下模板類的原理，以及為....

全局區(qū)（靜態(tài)區(qū)）（static）—全局變量和靜態(tài)變量的存儲是放在一塊的，初始化的全局變量和靜態(tài)變量在....

UART是異步串行通信口的總稱。它所包含的RS232RS449RS423等等是對應(yīng)各種異步串行通信口....

First Input First Output的縮寫，先入先出隊列，這是一種傳統(tǒng)的按序執(zhí)行方法，先....

　什么是互相關(guān)函數(shù)？在統(tǒng)計學中，相關(guān)是描述兩個隨機變量序列或二元數(shù)據(jù)之間的統(tǒng)計關(guān)系，無論是否具有因果....

應(yīng)答信號使用MCU、FPGA等控制器實現(xiàn)時，需要在第9個SCL時鐘周期把SDA設(shè)置為高阻輸入狀態(tài)，如....

在vivado中 ，如何查看各個模塊的資源占用情況呢？方法如下。以在xilinx官方評估板VC709....

HBM（High Bandwidth Memory，高帶寬存儲）已成為現(xiàn)代高端FPGA的一個重要標志....

要想深入理解Verilog就必須正視Verilog語言同時具備硬件特性和軟件特性。

FPGA各位和數(shù)字IC設(shè)計崗位面試時常常會問下verilog的一些基本概念，做了下整理，面試時一定用....

這種寫法沒什么問題，但是有一點，覆蓋率不好收，如果一些情況沒跑到需要一個個分析。覆蓋率會把數(shù)據(jù)信號當....

如圖上所示，混頻后得到了兩個頻率頻率分量為 0.5MHz 和 3.5 MHz的信號。將該信號通過一個....

OFDM是一種多載波調(diào)制方案，它的基本原理是將傳輸信道分解為若干個正交的子信道，將需要傳輸?shù)母咚贁?shù)據(jù)....

另外還需要gcc編譯源碼生成dumpfile文件，如果想要方便一些,可能還需要自己寫腳本實現(xiàn)自動化，....

信號地也稱為隔離地，為使電子設(shè)備工作時有一個統(tǒng)一的參考電位，避免有害電磁場的干擾，使設(shè)備穩(wěn)定可靠的工....

使用像ZYNQ這樣的SOC架構(gòu)的FPGA，開發(fā)難度比較大的，能熟練開發(fā)FPGA已經(jīng)很難了，ZYNQ需....