4.2 綜合階段工具插于集成門控單元

?

　　圖4 邏輯綜合過(guò)程中門控時(shí)鐘插入

　　#Set clock gating options， max_fanout default is unlimited

　　set_clock_gating_style -sequential_cell latch \

　　-positive_edge_logic {integrated} \

　　-control_point before \

　　-control_signal scan_enable

　　#Create a more balanced clock tree by inserting “always enabled” ICGs

　　set power_cg_all_registers true

　　set power_remove_redundant_clock_gates true

　　read_db design.gtech.db

　　current_design top

　　link

　　source design.cstr.tcl

　　#Insert clock gating

　　insert_clock_gating

　　compile

　　#Generate a report on clock gating inserted

　　report_clock_gating

　　這個(gè)階段的目的是通過(guò)綜合工具（DC）進(jìn)行門控單元的自動(dòng)插入，以便進(jìn)一步減小功耗。

　　需要注意的是對(duì)插入ICG的參數(shù)的設(shè)定，比如maximum fanout（扇出越大越節(jié)省功耗，扇出越平衡skew越小，視設(shè)計(jì)而定，如圖所示），以及minimum_bitwidth參數(shù)的設(shè)定，另外對(duì)于較復(fù)雜的門控結(jié)構(gòu)需要插入常開(kāi)ICG以使時(shí)鐘網(wǎng)絡(luò)結(jié)構(gòu)更加平衡。