來看一下相關(guān)的各方評(píng)論吧。下面哪些說法聽起來很耳熟？

● “摩爾定律失效，不是現(xiàn)在，也是遲早的事。”
● “沒人能夠使用傳統(tǒng)的 2D 縮放遷移到先進(jìn)制程。”
● “3D-IC（或稱“超越摩爾定律”，如果你愿意）將成為市場采用的新縮放方法。”

就拿筆者來說吧，我從 20 nm 階段之前就聽到這些言論，到現(xiàn)在已有 4 年多了。但在實(shí)際中，我們又看到了什么呢？事實(shí)與這些預(yù)測大相徑庭。

摩爾定律

正如筆者上篇社論中所說，與我們所讀觀點(diǎn)相悖，摩爾定律并未失效。可能無法像以前那樣自動(dòng)跳到下一節(jié)點(diǎn)，不過我們可以看到有很多公司在進(jìn)行 20 nm 及以下的設(shè)計(jì)開發(fā)。遵循 2D 晶體管縮放是一種保守的方法。對(duì)于那些合理的設(shè)計(jì)類型，只要技術(shù)上和經(jīng)濟(jì)上可行，公司都會(huì)繼續(xù)沿用。

超越摩爾定律 (3D-IC)

3D-IC 已在特殊應(yīng)用中取得了初步成功，但隨后就深陷 Geoffrey A. Moore 在 Inside the Tornado 中描述的技術(shù)采用生命周期的“鴻溝”（圖 1）。1 我們尚未看到主流市場廣泛采用 3D-IC。

圖1.對(duì) 3D-IC 的共識(shí)是其進(jìn)入了摩爾技術(shù)采用生命周期的鴻溝。

市場分析機(jī)構(gòu) Gartner 對(duì)該技術(shù)采用生命周期自有一套描述，即 Gartner 炒作周期（圖 2）。在 Gartner 模型中，“幻滅低谷期”與摩爾的鴻溝不謀而合。

圖2.Gartner 技術(shù)采用生命周期被稱為 Gartner 炒作周期。

3D-IC 目前所取得的成功及其原因

3D-IC 無論是在鴻溝還是幻滅低谷期都取得了一些成績，但卻一直無法進(jìn)入主流市場。我們來快速看一下其取得的一些成績：
2.5D-IC
● Xilinx 采用了稱為堆疊硅片互聯(lián) (SSI) 的設(shè)計(jì)方法，使該公司能生產(chǎn)最大面積的和最高帶寬的 FPGA，通過減小單個(gè)die的尺寸來提高die的良率，從而快速增加良率產(chǎn)出。2
3D-IC
● HiSilicon 采用 TSMC 的異構(gòu) CoWoS（晶圓基底芯片）3D-IC 封裝工藝開發(fā)了結(jié)合 16nm 邏輯芯片和 28nm I/O 芯片的網(wǎng)絡(luò)處理器解決方案。3  
● NVIDIA 推出了 GPUDirect 技術(shù)，使 GPU 和其他設(shè)備可直接讀寫主機(jī)和設(shè)備內(nèi)存，降低 CPU 負(fù)載以及縮短計(jì)算密集型工作負(fù)載的延時(shí)。4
● AMD 加速處理單元 (APU) 不斷努力將 CPU 和 GPU 硅組合到單個(gè)芯片上，以此創(chuàng)建一個(gè)異構(gòu)系統(tǒng)架構(gòu)并提供高性價(jià)比的全方位計(jì)算。5

這些產(chǎn)品有什么共同點(diǎn)？他們都是高利潤的大型芯片產(chǎn)品，能承擔(dān)用于連接各芯片的硅中介層相應(yīng)成本增加。但除此之外呢？
Samsung、Hynix 和 Micron 創(chuàng)建了混合內(nèi)存立方聯(lián)盟，其主要目的是建立并啟用混合內(nèi)存立方。立方是一個(gè)創(chuàng)新的 DRAM 存儲(chǔ)器架構(gòu)，將高速邏輯制程與通過硅通孔 (TSV) 堆疊存儲(chǔ)器die結(jié)合起來。

許多公司正在進(jìn)行基于硅的 CMOS 圖像傳感器的開發(fā)，其將可用于大量潛在應(yīng)用中，包括指紋圖案成像、生物傳感，以及電子快門控制。通過光子和電子的密集集成，在單一芯片上微型化復(fù)雜光子功能，從而使光子器件在大型寫入領(lǐng)域具有納米級(jí)精度，實(shí)現(xiàn)真正的大規(guī)模光子集成電路。

筆者認(rèn)為我們可以從這些早期市場應(yīng)用中得出一些有趣的結(jié)論。圍繞 3D-IC 的最初炒作是其提供了一種方法，通過在相鄰die上進(jìn)行更優(yōu)化的邏輯分區(qū)使晶體管封裝得更緊密，進(jìn)而發(fā)展新的縮放途徑。我們可以看到，即使在今天，早期市場應(yīng)用也還未實(shí)現(xiàn)這一方法。這些 2.5/3D-IC 應(yīng)用使用粗略設(shè)計(jì)分區(qū)，并通過更緊密的晶體管封裝獲得速度之外的其他優(yōu)勢。3D-IC 為這些早期應(yīng)用帶來了實(shí)際價(jià)值，但并未如大家預(yù)測的那樣解決摩爾定律的縮放問題。

3D-IC 跨越鴻溝

是什么因素導(dǎo)致 3D-IC 至今無法跨越鴻溝或脫離幻滅低谷期？在筆者看來原因主要有幾點(diǎn)：開始用力太猛；于目前的方法差別太大；缺少吸引力和客戶口碑，以及成本。在技術(shù)采用生命周期中，早期采用者（如技術(shù)愛好者和有遠(yuǎn)見者）力爭成為首個(gè)采用新技術(shù)之人，并將其作為一種手段，以此掙脫傳統(tǒng)方法，進(jìn)而創(chuàng)造引人注目的競爭力/業(yè)務(wù)差距。

相反，在主流市場上，實(shí)用主義者出于自身考慮，對(duì)新技術(shù)并不著迷。他們更喜歡對(duì)自己的制程、流程和設(shè)計(jì)方法進(jìn)行改進(jìn)。他們希望看到同行企業(yè)令人信服的成功案例以及市場領(lǐng)先供應(yīng)商提供的解決方案，他們想要一個(gè)保守中具有商業(yè)意義的解決方案。

TSMC 基于硅中介層的 2.5D-IC CoWoS 參考流程以及 GLOBALFOUNDRIES 的同類產(chǎn)品和領(lǐng)先的外包封裝和測試 (OSAT) 廠是很有趣的初步嘗試，可以創(chuàng)建主流市場更能接受的解決方案。早期使用者采用這些基于硅中介層的高級(jí)封裝在市場上已取得了一些成績。但據(jù)筆者所知，受限于中介層的成本，無法對(duì)其進(jìn)行廣泛部署。這個(gè)成本問題可以簡單歸結(jié)為中介層成為必須使用傳統(tǒng)晶圓光刻工藝制造的另一個(gè)“芯片”。

低成本的解決方案可能改變游戲規(guī)則，而且有人可能會(huì)采用業(yè)界領(lǐng)先公司提供的扇出晶圓級(jí)封裝 (FOWLP)。據(jù)伯恩斯坦研究公司透露，TSMC 有望將集成扇出 (InFO) 技術(shù)應(yīng)用到批量生產(chǎn)中，該技術(shù)是 TSMC 的 FOWLP 變型。

伯恩斯坦的 Mark Li 講述了這種新封裝方法的一些優(yōu)勢：“… InFO 刪去了封裝中的基底，因此手機(jī) SoC 的厚度從 1 mm 降到 0.8 mm 或更低。根據(jù) Li 的說法，縮短邏輯芯片和印刷電路板之間的距離，可以加快散熱、獲得較高的最大容許功耗，也可能提供 20% 的性能提升（即使有功率損耗）。

結(jié)語

據(jù)伯恩斯坦預(yù)測，如果這項(xiàng)技術(shù)取得市場上的成功，可能會(huì)成為使 3D-IC 跨越鴻溝進(jìn)入主流市場的重大事件。引進(jìn)這一技術(shù)，通過業(yè)界領(lǐng)先公司引人注目的成功案例和市場領(lǐng)先供應(yīng)商的整套解決方案可打消典型“實(shí)用主義者”的所有顧慮?；煊秒[喻（或模式，因情況而異）來說，如果 3D-IC 最終進(jìn)入光明復(fù)蘇期并沖擊主流市場，2016 年應(yīng)該是奮進(jìn)的一年。