隨著諸如醫(yī)療電子和無線傳感節(jié)點(diǎn)等應(yīng)用的興起，低功耗芯片受到了越來越廣泛的關(guān)注。這類芯片對(duì)性能和功耗要求苛刻。靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）作為芯片的重要組成部分，大程度上影響著芯片的面積和功耗，因此其功耗的優(yōu)化成了芯片功耗優(yōu)化的關(guān)鍵所在。本篇文章由專注于銷售代理SRAM、MRAM、PSRAM等存儲(chǔ)芯片供應(yīng)商宇芯電子介紹如何利用傳統(tǒng)方法提升SRAM性能。

SRAM單元的數(shù)據(jù)保持功能是通過背靠背的反相器實(shí)現(xiàn)的，因此為了使單元能最穩(wěn)定地保持?jǐn)?shù)據(jù)，每個(gè)反相器都要工作在最優(yōu)的噪聲容限下。使單個(gè)反相器獲得最優(yōu)噪聲容限的傳統(tǒng)做法是，先把NMOS和PMOS的溝道長(zhǎng)度固定為最小溝道長(zhǎng)度，再調(diào)整NMOS和PMOS的寬度比（W，WR），從而匹配兩者的驅(qū)動(dòng)能力。

圖1顯示了室溫下（25℃），傳統(tǒng)尺寸調(diào)整方法在不同電壓下寬度比的變化趨勢(shì)。從全局觀察，寬度比隨電壓降低呈增長(zhǎng)趨勢(shì)。同時(shí)其增長(zhǎng)率在不同工藝角下有明顯差別。產(chǎn)生這個(gè)趨勢(shì)的原因在于：PMOS與NMOS驅(qū)動(dòng)能力的差距隨電壓降低而加大，不同的工藝角又會(huì)影響這個(gè)差距的數(shù)值。最終低電壓下PMOS需要付出不同的面積代價(jià)去匹配NMOS的驅(qū)動(dòng)能力。室溫下最惡劣的寬度比出現(xiàn)在電壓為0.2V，工藝角為FNSP的條件下。此時(shí)數(shù)值為93左右，消耗了大量面積。此外溫度對(duì)寬度比也有著不可忽略的影響。引入溫度因素后，傳統(tǒng)的尺寸調(diào)整方法會(huì)帶來如圖2所示的變化。隨著溫度的降低（80℃，25℃，-40℃），尺寸開銷加劇。在-40℃和80℃下，最壞情況依舊出現(xiàn)在0.2V電壓，F(xiàn)NSP工藝角下，此時(shí)寬度比分別達(dá)到300和45.

圖1室溫下寬度比隨電壓和工藝角的變化趨勢(shì)

巨大的尺寸開銷不僅會(huì)導(dǎo)致漏電的增加，也會(huì)影響電路在亞閾值區(qū)的功能。而且，由于亞閾值區(qū)晶體管電流與閾值成指數(shù)關(guān)系，所以微小的闕值變化都能帶來顯著的電流變化，從而導(dǎo)致寬度比發(fā)生進(jìn)一步偏移。因此為維持SRAM 單元在亞閾值區(qū)的噪聲容限，采用傳統(tǒng)的尺寸調(diào)整法會(huì)使得單元的反饋環(huán)付出更大的面積代價(jià)。

圖2不同溫度和工藝角下寬度比的變化趨勢(shì)

與此同時(shí)的單元的寫能力受上拉晶體管和存取晶體管的相對(duì)強(qiáng)度影響，當(dāng)使用大尺寸的上拉晶體管（ M2，M4）時(shí)，存取晶體管（M5，M6）的尺寸會(huì)相應(yīng)增大以保證寫能力，從而又增大了單元面積。因此許多學(xué)者提出了各種方案：比如在存取晶體管上加上高電壓的字線電平以增強(qiáng)晶體管的導(dǎo)通能力，或者降低要寫入單元的供電電壓，使得上拉晶體管的能力變?nèi)?，從而降低尺寸開銷。但是這兩種方法都需要額外的布線開銷和供電電路，會(huì)產(chǎn)生多余的功耗，同時(shí)也會(huì)影響SRAM 陣列中半選單元的穩(wěn)定性，導(dǎo)致SRAM不能穩(wěn)定工作。所以外圍輔助電路雖然一定程度上能改善傳統(tǒng)尺寸調(diào)整方法的劣勢(shì)，但也會(huì)帶來電路和功耗開銷并導(dǎo)致其他問題的產(chǎn)生。

fqj