DDR應(yīng)用的一般注意要點(diǎn)

上周的文章我們介紹了應(yīng)用 DDR 時(shí)需要先從電源、時(shí)鐘兩個(gè)方面必須遵循的固定法則，以保證存儲(chǔ)的正常使用。本次文章，我們主要圍繞DDR的PCB設(shè)計(jì)保證DDR的正常使用來(lái)展開(kāi)描述。首先從DDR的相對(duì)擺放位置做介紹，即根據(jù)使用的DDR個(gè)數(shù)和類(lèi)型以及實(shí)際布板格局做拓?fù)溥x擇。拓?fù)浣Y(jié)構(gòu)的選擇主要還是看其芯片的時(shí)序要求。目前常見(jiàn)的有以下幾種拓?fù)洌阂粚?duì)一拓?fù)洹⒕栈ㄦ溚負(fù)洌ǜ倪M(jìn)類(lèi)型為Fly-by拓?fù)浣Y(jié)構(gòu)）、星型拓?fù)洌ú糠指膭?dòng)后也叫T型拓?fù)洌?/span>

我們首先來(lái)一個(gè)一個(gè)看看這些拓?fù)涞膽?yīng)用特點(diǎn)。一對(duì)一拓?fù)涫潜容^簡(jiǎn)單的Driver to Rceiver，結(jié)構(gòu)簡(jiǎn)單，整個(gè)網(wǎng)絡(luò)的阻抗特性容易控制，時(shí)序關(guān)系也容易控制，常見(jiàn)于高速雙向傳輸信號(hào)線，常在源端加串行匹配電阻來(lái)防止源端的二次反射。接下來(lái)所有的拓?fù)涠际且粚?duì)多的拓?fù)浣Y(jié)構(gòu)，需要分門(mén)別類(lèi)進(jìn)行介紹。

星型拓?fù)?/p>

星型拓?fù)涫嵌嘭?fù)載時(shí)常用的拓?fù)浣Y(jié)構(gòu)，驅(qū)動(dòng)器位于星形的中央，呈輻射狀與多個(gè)負(fù)載相連，星型拓?fù)淇梢杂行П苊庑盘?hào)在多個(gè)負(fù)載上的不同步問(wèn)題，可以讓負(fù)載上收到的信號(hào)完全同步。

但這種拓?fù)涞膯?wèn)題在于需要對(duì)每個(gè)支路分別端接，使用器件多，而且驅(qū)動(dòng)器的負(fù)載大，必須驅(qū)動(dòng)器有相應(yīng)的驅(qū)動(dòng)能力才能使用星形拓?fù)?，如果?qū)動(dòng)能力不夠，需要加緩沖器。 相對(duì)來(lái)說(shuō)，星型拓?fù)渲荒苡迷谙鄬?duì)低速信號(hào)上，而且是在各接收芯片需要同步接收的情況，只有在非常嚴(yán)格的時(shí)序要求下會(huì)采用星形拓?fù)?，其中重要的原因是布局布線實(shí)現(xiàn)起來(lái)比較困難。

T型拓?fù)?/p>

T型拓?fù)浣Y(jié)構(gòu)是樹(shù)型拓?fù)?，又叫?duì)稱(chēng)型的遠(yuǎn)端簇型拓?fù)浣Y(jié)構(gòu)、等臂分支拓?fù)?。?shí)際上是星型拓?fù)涞囊粋€(gè)改進(jìn)，它將星型拓?fù)渲形挥贒river端的分支節(jié)點(diǎn)移動(dòng)到與Receivers最近的遠(yuǎn)端，既滿足了各個(gè)接收器上接收信號(hào)的同步問(wèn)題，又解決了阻抗匹配復(fù)雜和驅(qū)動(dòng)器負(fù)載重的問(wèn)題，因?yàn)檫h(yuǎn)端簇形拓?fù)渲恍枰诜种Ч?jié)點(diǎn)處終端匹配就可以了。

遠(yuǎn)端簇型拓?fù)湟蟾鱾€(gè)接收器到分支點(diǎn)的距離要盡量近，分支線長(zhǎng)了會(huì)嚴(yán)重影響信號(hào)的質(zhì)量，如果各個(gè)接收器芯片在空間上不能擺放在一起，那么就不能采用遠(yuǎn)端簇型拓?fù)浼碩型拓?fù)洹?/p>

T型拓?fù)浣Y(jié)構(gòu)各個(gè)分支的端接負(fù)載和走線長(zhǎng)度要盡量保持一直，如此才能更好的保證每個(gè)分支的接收端負(fù)載接收到的信號(hào)盡量同步，并且，每個(gè)分支電路中都需要有端接電阻，通過(guò)端接電阻與走線的特性阻抗更好的匹配來(lái)減小信號(hào)反射干擾的問(wèn)題；T型拓?fù)浣Y(jié)構(gòu)可以讓時(shí)鐘、地址、控制等信號(hào)得到更好的同步效果。

布線布局時(shí)，T型拓?fù)浣Y(jié)構(gòu)要求從驅(qū)動(dòng)端Driver到交叉T點(diǎn)的PCB布線長(zhǎng)度要遠(yuǎn)遠(yuǎn)大于交叉T點(diǎn)到各個(gè)接收端Receiver的PCB布線長(zhǎng)度，同時(shí)交叉T點(diǎn)到各個(gè)接收端Receiver的距離要盡量等長(zhǎng)，信號(hào)匹配設(shè)計(jì)可以做在交叉T點(diǎn)處。如果是一拖二的，可以把兩片芯片貼在PCB的正反兩面，對(duì)貼減小分叉的長(zhǎng)度。

菊花鏈拓?fù)?/p>

菊花鏈?zhǔn)前阉械呢?fù)載串起來(lái)，沒(méi)有等長(zhǎng)要求，菊花鏈一般適用較低速的信號(hào)，它比星型在布局布線上更容易實(shí)現(xiàn)，所以是最常見(jiàn)的一種拓?fù)浣Y(jié)構(gòu)。

但隨著芯片制造技術(shù)的更替，就是低速驅(qū)動(dòng)器的上升沿也隨著變陡，這使得低速不低頻，更多的高頻分量使反射也變成低速信號(hào)要考慮的問(wèn)題了，尤其是多負(fù)載菊花鏈的多重反射，所以菊花鏈的信號(hào)完整性問(wèn)題比星形拓?fù)湄?fù)載復(fù)雜多了。菊花鏈最差波型總是出現(xiàn)在第一個(gè)接收器，因?yàn)楹竺婷總€(gè)阻抗不連續(xù)點(diǎn)的反射都會(huì)影響這里。

fly-by拓?fù)?/span>

相比T拓?fù)洌琭ly-by拓?fù)湓趥鬏斴^高速率信號(hào)時(shí)更占優(yōu)勢(shì)一些，但是使用fly-by拓?fù)?，?fù)載之間有延時(shí)差，導(dǎo)致信號(hào)不能同時(shí)到達(dá)接收端。為解決這個(gè)問(wèn)題，DDR3引入了read and write leveling。也就是，只有在主控芯片有讀寫(xiě)平衡功能，也就是有Write Leveling，Read Leveling功能，才能采用這個(gè)拓?fù)浣Y(jié)構(gòu)。

此外，fly-by由于分支結(jié)構(gòu)的存在，通道本身就存在一些缺點(diǎn)。例如：通道阻抗不連續(xù)；容性突變對(duì)時(shí)序的影響等等。信號(hào)通道中只要有分叉就會(huì)存在阻抗的不連續(xù)，fly-by結(jié)構(gòu)處處是分叉，阻抗不連續(xù)問(wèn)題就很突出。至于為什么要在最后一級(jí)增加端接電阻，是因?yàn)閺腄river到最后一顆DDR的電流是這一串所有DDR當(dāng)中最大的；根據(jù)△I=△Q/△T的原理，電流加大了， △T減小了，故在一定程度上補(bǔ)償了因線長(zhǎng)導(dǎo)致的延時(shí)問(wèn)題。

以上就是本次介紹的所有拓?fù)浣Y(jié)構(gòu)。那么，根據(jù)所使用的DDR，如何選擇拓?fù)淠兀?/p>

我們先看一個(gè)結(jié)論：（1）當(dāng)信號(hào)速率比較高時(shí)，使用T型拓?fù)浣Y(jié)構(gòu)信號(hào)明顯比使用FLY-BY拓?fù)浣Y(jié)構(gòu)的信號(hào)質(zhì)量差。（2）當(dāng)顆粒較多時(shí)，不論是采用T型拓?fù)浣Y(jié)構(gòu)還是FLY-BY的拓?fù)浣Y(jié)構(gòu)，容性負(fù)載補(bǔ)償對(duì)信號(hào)有明顯的改善。又根據(jù)DDR、DDR1、DDR2、DDR3、DDR4的特性以及對(duì)應(yīng)的Driver的特點(diǎn)、板層的規(guī)劃，有以下結(jié)論：

一般而言，DDR1/2采用星型結(jié)構(gòu)，DDR3采用菊花鏈結(jié)構(gòu)【不是所有的DDR3都可以用Fly by結(jié)構(gòu)，如果主控芯片不支持讀寫(xiě)平衡（Read and WriteLeveling）功能，則不能使用Fly by拓?fù)浣Y(jié)構(gòu)】。Fly by結(jié)構(gòu)的DQS和CK不等長(zhǎng)，沒(méi)有write leveling就沒(méi)法調(diào)整DQS和CK之間的偏斜。拓?fù)浣Y(jié)構(gòu)只影響地址線的走線方式，不影響數(shù)據(jù)線。星型拓?fù)渚褪堑刂肪€走到兩片DDR中間再向兩片DDR分別走線，菊花鏈就是用地址線把兩片DDR“串起來(lái)”。

DDR2是采用T形拓?fù)浣Y(jié)構(gòu)，是因?yàn)闀r(shí)序要求信號(hào)要同時(shí)到達(dá)。那DDR3采用的Fly by結(jié)構(gòu)，其實(shí)就是stub較短的菊花鏈，之所以采用此種結(jié)構(gòu)是因?yàn)镈DR3多了讀寫(xiě)平衡的新技能，即使你們不同時(shí)到達(dá)，也能把它調(diào)過(guò)來(lái)。所以采用何種拓?fù)浣Y(jié)構(gòu)首先要看時(shí)序要求。選定了拓?fù)浣Y(jié)構(gòu)，在布局時(shí)元器件的擺放，有以下幾個(gè)原則需要遵守：

一，考慮拓?fù)浣Y(jié)構(gòu)，查看Driver地址線的位置，使得地址線有利于相應(yīng)的拓?fù)浣Y(jié)構(gòu)；

二，地址線上的匹配電阻靠近Driver（發(fā)送端）；

三，數(shù)據(jù)線上的匹配電阻靠近DDR；

四，將DDR芯片擺放并旋轉(zhuǎn)，使得DDR數(shù)據(jù)線盡量短，DDR芯片的數(shù)據(jù)引腳靠近Driver；

五，如果有VTT端接電阻，將其擺放在地址線可以走到的最遠(yuǎn)的位置。一般來(lái)說(shuō)，DDR2不需要VTT端接電阻，只有少數(shù)Driver需要；DDR3都需要VTT端接電阻。

六，DDR芯片的去耦電容放在靠近DDR芯片相應(yīng)的引腳。

然后是處理端接問(wèn)題，DDR常用的端接技術(shù)有兩種，分別如下：

串行端接，主要應(yīng)用在負(fù)載DDR顆粒不大于4個(gè)的情況下。對(duì)于雙向I/O信號(hào)來(lái)說(shuō)，例如DQ，串行端接電阻Rs放置在走線的中間，用來(lái)抑制振鈴，過(guò)沖和下沖。對(duì)于單向的信號(hào)來(lái)說(shuō)，例如地址線，控制線，串行端接電阻放置在走線中間或者是信號(hào)的發(fā)送端，推薦放置在信號(hào)的發(fā)送端。

并行端接，主要應(yīng)用在負(fù)載SDRAM器件大于4個(gè)，走線長(zhǎng)度》2inch，或者通過(guò)仿真驗(yàn)證需要并行端接的情況下。并行端接電阻Rt取值大約為2Rs，Rs的取值范圍是10~33ohm，故Rt的取值范圍為22~66ohm。并行端接電壓為VTT。

對(duì)于沒(méi)有ODT功能的DDR，所有的數(shù)據(jù)線，地址，命令，控制線都需要使用single-ended Parallel Termination端接。

?

以上就是應(yīng)用DDR時(shí)布局和端接的一些介紹總結(jié)。除了技術(shù)人員的處理之外，選擇合適的或者有過(guò)批量生產(chǎn)的DDR型號(hào)也不錯(cuò)。在工業(yè)級(jí)應(yīng)用當(dāng)中， Alliance 公司的 DRAM 產(chǎn)品具有工業(yè)級(jí)的品質(zhì)，抗干擾性強(qiáng)，則需要很強(qiáng)的穩(wěn)定性，具有從16M、64M、128M、256M、512M到1G的完整的DRAM生產(chǎn)線。這些存儲(chǔ)器被使用于主流的數(shù)字信號(hào)處理器（DSP）和微控制器，主要發(fā)現(xiàn)在數(shù)字消費(fèi)電子、網(wǎng)絡(luò)、移動(dòng)通信、工業(yè)、醫(yī)療和汽車(chē)電子市場(chǎng)。

fqj