日期：2012年8月16號至10月30號

　　技術(shù)： Cyclone? V FPGA、 Arria? V FPGA、 Stratix? V FPGA、DSP Builder和視頻設(shè)計工作臺

　　地點： 深圳、廣州、上海、杭州、北京、成都、西安、武漢和哈爾濱

　　立即注冊，就近參加這一免費培訓！了解這些市場上我們的DSP Builder和優(yōu)化DSP解決方案：

　　通過以下主題 學習面向Altera? FPGA的專用數(shù)字信號處理（DSP）設(shè)計方法。了解DSP Builder中基于模型的設(shè)計流程以及MathWorks的工具怎樣幫助您實現(xiàn)高性能浮點DSP，為無線、工業(yè)和視頻應(yīng)用提供解決方案。

　　工業(yè)

　　- 了解使用Park和Clarke變換以及比例和積分（PI）控制器的電機控制設(shè)計

　　- 了解Altera FPGA中的定點和浮點實現(xiàn)

　　- 了解怎樣使用Altera FPGA，與使用處理器相比，通過集成和更快的控制環(huán)路來提高電機效率。

　　視頻

　　- 提高您的視頻處理基礎(chǔ)，學習使用Altera的視頻設(shè)計工作臺——EDN創(chuàng)新獎獲得者，構(gòu)建整個視頻處理鏈。

　　- 在視頻處理中，學習Altera與定制知識產(chǎn)權(quán)（IP）內(nèi)核以及各種視頻接口的集成。

　　- 支持您的團隊迅速開發(fā)目標視頻處理和格式轉(zhuǎn)換功能。

　　無線

　　- 討論通過峰值因子抑制（CFR）和數(shù)字預(yù)失真（DPD）功能，在無線系統(tǒng)中避免使用非線性大功率放大器的方法。

　　- 了解怎樣在Altera FPGA中仿真、測量和實現(xiàn)CFR算法

　　- 對于數(shù)字上變頻和下變頻，理解giga采樣數(shù)據(jù)通路的DSP Builder實現(xiàn)方法。

　　- 了解怎樣通過Altera DSP Builder克服后期規(guī)范修改和設(shè)計重用問題

　　席位有限，請馬上注冊！ 每個注冊出席人員將獲得所有研討材料和最新的Altera資料參加抽獎，并有機會贏取豐富禮品！ 請訪問http://components-asiapac.arrow.com/cn/manufacturers/Altera/ 進行在線注冊，以確保您的席位！