日期：2012年8月16號(hào)至10月30號(hào)

　　技術(shù)： Cyclone? V FPGA、 Arria? V FPGA、 Stratix? V FPGA、DSP Builder和視頻設(shè)計(jì)工作臺(tái)

　　地點(diǎn)： 深圳、廣州、上海、杭州、北京、成都、西安、武漢和哈爾濱

　　立即注冊(cè)，就近參加這一免費(fèi)培訓(xùn)！了解這些市場(chǎng)上我們的DSP Builder和優(yōu)化DSP解決方案：

　　通過(guò)以下主題 學(xué)習(xí)面向Altera? FPGA的專(zhuān)用數(shù)字信號(hào)處理（DSP）設(shè)計(jì)方法。了解DSP Builder中基于模型的設(shè)計(jì)流程以及MathWorks的工具怎樣幫助您實(shí)現(xiàn)高性能浮點(diǎn)DSP，為無(wú)線(xiàn)、工業(yè)和視頻應(yīng)用提供解決方案。

　　工業(yè)

　　- 了解使用Park和Clarke變換以及比例和積分（PI）控制器的電機(jī)控制設(shè)計(jì)

　　- 了解Altera FPGA中的定點(diǎn)和浮點(diǎn)實(shí)現(xiàn)

　　- 了解怎樣使用Altera FPGA，與使用處理器相比，通過(guò)集成和更快的控制環(huán)路來(lái)提高電機(jī)效率。

　　視頻

　　- 提高您的視頻處理基礎(chǔ)，學(xué)習(xí)使用Altera的視頻設(shè)計(jì)工作臺(tái)——EDN創(chuàng)新獎(jiǎng)獲得者，構(gòu)建整個(gè)視頻處理鏈。

　　- 在視頻處理中，學(xué)習(xí)Altera與定制知識(shí)產(chǎn)權(quán)（IP）內(nèi)核以及各種視頻接口的集成。

　　- 支持您的團(tuán)隊(duì)迅速開(kāi)發(fā)目標(biāo)視頻處理和格式轉(zhuǎn)換功能。

　　無(wú)線(xiàn)

　　- 討論通過(guò)峰值因子抑制（CFR）和數(shù)字預(yù)失真（DPD）功能，在無(wú)線(xiàn)系統(tǒng)中避免使用非線(xiàn)性大功率放大器的方法。

　　- 了解怎樣在Altera FPGA中仿真、測(cè)量和實(shí)現(xiàn)CFR算法

　　- 對(duì)于數(shù)字上變頻和下變頻，理解giga采樣數(shù)據(jù)通路的DSP Builder實(shí)現(xiàn)方法。

　　- 了解怎樣通過(guò)Altera DSP Builder克服后期規(guī)范修改和設(shè)計(jì)重用問(wèn)題

　　席位有限，請(qǐng)馬上注冊(cè)！ 每個(gè)注冊(cè)出席人員將獲得所有研討材料和最新的Altera資料參加抽獎(jiǎng)，并有機(jī)會(huì)贏取豐富禮品！ 請(qǐng)?jiān)L問(wèn)http://components-asiapac.arrow.com/cn/manufacturers/Altera/ 進(jìn)行在線(xiàn)注冊(cè)，以確保您的席位！