CDCE949是基于模塊化PLL的低成本高性能可編程時鐘合成器，乘法器和分頻器。它可以從單個輸入頻率生成多達(dá)9個輸出時鐘。每個輸出都可以在系統(tǒng)內(nèi)進(jìn)行編程，適用于高達(dá)230 MHz的任何時鐘頻率，最多可使用四個獨立的可配置PLL。

CDCE949具有獨立的輸出電源引腳，V _DDOUT ， 2.5 V至3.3 V。

輸入接受外部晶振或LVCMOS時鐘信號。如果使用外部晶振，片上負(fù)載電容適用于大多數(shù)應(yīng)用。負(fù)載電容的值可編程為0至20 pF。此外，片內(nèi)VCXO可選，允許輸出頻率與外部控制信號同步，即PWM信號。

深M /N分頻比允許產(chǎn)生零ppm音頻/視頻，網(wǎng)絡(luò)（WLAN，BlueTooth?，以太網(wǎng)，GPS）或接口（USB，IEEE1394，Memory Stick）時鐘來自參考輸入頻率，例如27 MHz。

所有PLL都支持SSC（傳播） -Spectrum Clocking）。 SSC可以是中心傳播或向下傳播時鐘。這是減少電磁干擾（EMI）的常用技術(shù)。

基于PLL頻率和分頻器設(shè)置，內(nèi)部環(huán)路濾波器組件會自動調(diào)整以實現(xiàn)高穩(wěn)定性，并優(yōu)化每個PLL的抖動傳遞特性。

該器件支持非易失性EEPROM編程，可輕松根據(jù)應(yīng)用定制器件。它預(yù)設(shè)為出廠默認(rèn)配置（請參閱默認(rèn)設(shè)備配置部分）。它可以在PCB組裝之前重新編程為不同的應(yīng)用配置，或者通過系統(tǒng)內(nèi)編程重新編程。所有器件設(shè)置均可通過SDA /SCL總線（2線串行接口）進(jìn)行編程。

三個可編程控制輸入S0，S1和S2可用于控制各種操作方面，包括頻率選擇，更改SSC參數(shù)以降低EMI，PLL旁路，斷電以及在低電平或3態(tài)之間選擇輸出禁用功能。

CDCE949工作在1.8 V環(huán)境中。它的工作溫度范圍為-40°C至125°C。