本文從硬件加速的視角考察深度學(xué)習(xí)與FPGA，指出有哪些趨勢和創(chuàng)新使得這些技術(shù)相互匹配，并激發(fā)對FPGA如何幫助深度學(xué)習(xí)領(lǐng)域發(fā)展的探討。
2016-03-24 13:41:06
2819 大小調(diào)整，另一種使用Xilinx xfopencv library實(shí)現(xiàn)了在FPGA上硬件加速的圖像大小調(diào)整。 初始化 1. 首先在SD卡內(nèi)配置Pynq-Z2最新鏡像PYNQ image v2.5并燒錄
2020-11-19 15:29:434206 的應(yīng)用于語音識別、機(jī)器翻譯、手寫識別等。LSTM涉及到大量的矩陣乘法和向量乘法運(yùn)算，會消耗大量的FPGA計(jì)算資源和帶寬。為了實(shí)現(xiàn)硬件加速，提出了稀疏LSTM。核心是通過剪枝算法去除影響較小的權(quán)重，不斷迭代訓(xùn)練以達(dá)到目標(biāo)函數(shù)收斂。參與實(shí)際運(yùn)算的權(quán)重?cái)?shù)量大大縮減，這可以有效降低FPGA計(jì)算資源
2020-11-29 11:24:194160 )。AMP模式下虛擬網(wǎng)卡驅(qū)動(dòng)支持，雙系統(tǒng)通信更加便利，更完善的Perfetto多核性能調(diào)試工具，AIUVC人臉識別示例，優(yōu)化LVGL支持硬件加速等。并提供對應(yīng)的教
2025-09-29 17:36:559961 
利用硬件模塊來替代軟件算法以充分利用硬件所固有的快速特性（硬件加速通常比軟件算法的效率要高），從而達(dá)到性能提升、成本優(yōu)化目的，當(dāng)前主要是如下兩大加速方式：FPGA 現(xiàn)場可編程門陣列，可針對某個(gè)具體的軟件
2017-12-29 11:25:28
突破40%；數(shù)據(jù)中心加速卡市場復(fù)合增長率達(dá)34%......
2. 萬億級市場的四大賽道1) 智能駕駛新基建：單輛L4自動(dòng)駕駛車搭載12-16片FPGA；動(dòng)態(tài)可重構(gòu)技術(shù)實(shí)現(xiàn)毫秒級算法切換
2025-03-03 11:21:28
可重構(gòu)設(shè)計(jì)是指利用可重用的軟、硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。FPGA器件可多次重復(fù)配置邏輯的特性使可重構(gòu)系統(tǒng)成為可能，使系統(tǒng)兼具靈活、便捷、硬件資源可復(fù)用等性能
2011-05-27 10:22:36
較低的單位成本。
性能和功耗 ：由于ASIC是針對特定應(yīng)用定制的，因此其性能和功耗通常優(yōu)于FPGA。然而，隨著技術(shù)的進(jìn)步，一些高端FPGA也能達(dá)到與ASIC相當(dāng)?shù)?b class="flag-6" style="color: red">性能水平。
可擴(kuò)展性 ：FPGA的可
2024-02-22 09:54:36
使用FPGA可以提供定制化的硬件加速方案。通過將算法映射到FPGA的硬件邏輯上，可以實(shí)現(xiàn)遠(yuǎn)超軟件實(shí)現(xiàn)的性能提升。
2024-07-29 15:45:40
是90nm的1.2 V器件，與先前產(chǎn)品相比可降低靜態(tài)和動(dòng)態(tài)功耗，且FPGA制造商采用不同的設(shè)計(jì)技術(shù)進(jìn)一步降低了功耗，平衡了成本和性能。這些90nm器件都改變了門和擴(kuò)散長度，優(yōu)化了所需晶體管的開關(guān)速率
2015-02-09 14:58:01
嗨，我目前正在尋找一個(gè)平臺，它可以將相機(jī)的輸入提供給FPGA，在那里我可以進(jìn)行一些硬件加速圖像處理。我需要一個(gè)能夠以像素為單位輸入FPGA的camrea，然后FPGA可以處理像素。我已經(jīng)找到
2020-04-14 10:05:14
提升至通用CPU服務(wù)器的30倍以上。同時(shí)，與已經(jīng)深入人心的高性能計(jì)算的代表GPU相比，FPGA具有硬件可編程、低功耗、低延時(shí)的特性，代表了高性能計(jì)算的未來發(fā)展趨勢。而在人工智能(AI)里面火熱的深度學(xué)習(xí)
2017-04-15 16:17:41
1. 如何實(shí)現(xiàn)FPGA局部動(dòng)態(tài)加載。2. pcie部分不變，實(shí)現(xiàn)部分程序加載。3. 目前是通過JTAG線，通過PCIE加載的FPGA程序。4. 現(xiàn)在是想通過更改bin文件，不通過JTAG的方式加載。
2021-03-08 09:32:33
的Enpirion的ED8101P0xQI單相數(shù)字控制器，可實(shí)現(xiàn)對FPGA的多種遠(yuǎn)程監(jiān)視和低功耗特性?！ ?.提前規(guī)劃電源樹，整體布局優(yōu)化系統(tǒng)功耗 系統(tǒng)硬件設(shè)計(jì)會影響設(shè)計(jì)的復(fù)雜程度、周期和成本，因此，盡早規(guī)劃
2018-10-23 16:33:09
，允許采用動(dòng)態(tài)電壓和頻率調(diào)節(jié)技術(shù)來降低系統(tǒng)整體實(shí)際功耗。提供可選擇的1.2V和1.5V的I/O和核電壓，以方便用戶平衡設(shè)計(jì)的性能和功耗之間的關(guān)系。IGLOO的時(shí)鐘結(jié)構(gòu)可以沒有副作用的對全局信號和局部信號進(jìn)行門控制。另外IGLOO的RAM模塊具有LP和F*F端口來控制RAM本身的靜態(tài)功耗。
2020-05-13 08:00:00
硬件加速模塊需要四個(gè)時(shí)鐘，分別為clk_l , clk_r , clk_c , clk_n 。
clk_l ： 整個(gè)硬件加速模塊為了最大化的節(jié)約時(shí)間成本而采用了類似處理器的流水線設(shè)計(jì)，具體上將每一層
2025-10-23 07:28:15
得Morph-IC-II成為必須透過 USB下載新軟件以重新動(dòng)態(tài)配置硬件功能的理想應(yīng)用選擇。此外，除了提高應(yīng)用的靈活性，透過USB重新配置硬件也可降低BOM成本， FPGA只需為最復(fù)雜的分離功能而不是所有功能來設(shè)定大小。
2019-07-03 08:29:05
(NNAPI) ，充分調(diào)用神經(jīng)網(wǎng)絡(luò)API進(jìn)行硬件加速，使RK3399的AI運(yùn)算性能大幅提升。適用基于主流模型架構(gòu)衍生開發(fā)的各類應(yīng)用，例如：商品識別、疲勞檢測等。 2分鐘視頻，一起了解下Android
2018-07-31 17:42:44
算法的軟件實(shí)現(xiàn)方式非常低效，所以業(yè)界對GNN的硬件加速有著非常迫切的需求。我們知道傳統(tǒng)的CNN（卷積神經(jīng)網(wǎng)絡(luò)網(wǎng)絡(luò)）硬件加速方案已經(jīng)有非常多的解決方案；但是，GNN的硬件加速尚未得到充分的討論和研究，在
2021-07-07 08:00:00
H.264解碼器中CABAC硬件加速器怎么實(shí)現(xiàn)？
2021-06-07 06:48:58
的記憶體資源可 以因硬件加速整合減少至少10%?！ ‘?dāng)然，從目的性來看，不管MCU有無整合FPU硬件加速單元，浮點(diǎn)運(yùn)算需求使用MCU現(xiàn)有的運(yùn)算能力也 能得出結(jié)果，只是前提是計(jì)算過程會耗用較多運(yùn)算時(shí)間
2016-10-14 17:17:54
。 使用 MCUBoot 驗(yàn)證兩個(gè)應(yīng)用程序時(shí)，運(yùn)行時(shí)間大約需要五秒鐘。
在 README.md 的 \"安全 \"一欄中寫道
與軟件實(shí)現(xiàn)相比，硬件加速加密技術(shù)將啟動(dòng)時(shí)間縮短了四倍多
2024-05-29 08:17:06
%。 五、散熱系統(tǒng) 采用無風(fēng)扇被動(dòng)式散熱。 六、應(yīng)用領(lǐng)域 FPGA硬件加速。 七、接口測試軟件DDR4 數(shù)據(jù)速率2400Mb/s IP測試。 PCIe 3.0 x8 IP測試。 程序加載測試。
2019-10-25 16:00:50
項(xiàng)目名稱：圖像目標(biāo)識別FPGA硬件加速試用計(jì)劃：申請理由 本人供職于一家AI公司，現(xiàn)在在使用FPGA硬件加速相關(guān)目標(biāo)檢測算法的端側(cè)實(shí)現(xiàn)（鑒黃/司機(jī)行為識別），公司已經(jīng)有非常成熟的軟件算法以及GPU
2019-01-09 14:51:09
hardware_accelerator_done; // 硬件加速器完成信號（假設(shè)）
// FPGA內(nèi)部處理函數(shù)
always @(posedge clk or posedge reset) begin
2024-02-22 09:49:01
我想進(jìn)入硬件加速。什么板對此有好處，為什么？
2019-10-10 07:00:38
大幅提升。eFPGA方案下SoC可實(shí)現(xiàn)高效運(yùn)行，一方面迅速更新升級以支持新接口標(biāo)準(zhǔn)，另一方面可快速接入新功能以應(yīng)對細(xì)分化市場需求。3、更節(jié)能：SoC設(shè)計(jì)嵌入eFPGA技術(shù)可在提高總性能的同時(shí)降低總功耗
2021-07-04 08:30:00
大幅提升。eFPGA方案下SoC可實(shí)現(xiàn)高效運(yùn)行，一方面迅速更新升級以支持新接口標(biāo)準(zhǔn)，另一方面可快速接入新功能以應(yīng)對細(xì)分化市場需求。3、更節(jié)能：SoC設(shè)計(jì)嵌入eFPGA技術(shù)可在提高總性能的同時(shí)降低總功耗
2021-07-04 08:30:00
(FPGA)來構(gòu)建硬件加速電路，來提升計(jì)算CNN的性能。
其中 ASIC 具備高性能、低功耗等特點(diǎn)，但 ASIC 的設(shè)計(jì)周期長，制造成本高，而 GPU 的并行度高，計(jì)算速度快，具有深度流水線結(jié)構(gòu)，非常
2023-06-20 19:45:12
散熱。六、應(yīng)用領(lǐng)域FPGA硬件加速。七、接口測試軟件DDR4 數(shù)據(jù)速率2400Mb/s IP測試。PCIe 3.0 x8 IP測試。程序加載測試。北京太速科技有限公司在線客服：QQ:448468544公司網(wǎng)站：www.orihard.com聯(lián)系電話：***
2018-07-27 16:49:30
。 紋波：≤10%。 五、散熱系統(tǒng) 采用無風(fēng)扇被動(dòng)式散熱。 六、應(yīng)用領(lǐng)域 FPGA硬件加速。 七、接口測試軟件DDR4 數(shù)據(jù)速率2400Mb/s IP測試。 PCIe 3.0 x8 IP測試。 程序加載測試。
2018-08-22 17:31:55
從工藝選擇到設(shè)計(jì)直至投產(chǎn)，設(shè)計(jì)人員關(guān)注的重點(diǎn)是以盡可能低的功耗獲得最佳性能。Altera在功耗和性能上的不斷創(chuàng)新，那其28nm高端FPGA如何實(shí)現(xiàn)功耗和性能的平衡？具體有何優(yōu)勢？
2019-09-17 08:18:19
本文提出的通過微處理器加FPGA結(jié)合串行菊花鏈實(shí)現(xiàn)可重構(gòu)的方式，實(shí)現(xiàn)了動(dòng)態(tài)可重構(gòu)FPGA結(jié)構(gòu)設(shè)計(jì)的一種應(yīng)用。
2021-05-10 06:22:19
，GPU和GDDR之間的數(shù)據(jù)交換非常頻繁。而DDR內(nèi)存專注于與CPU進(jìn)行數(shù)據(jù)交換的效率，因此對于整體存取性能、低延遲更為看重，所以在CPU和傳統(tǒng)的FPGA中基本都是用DDR4。隨著硬件加速需求對于
2021-12-21 08:00:00
，其算法的軟件實(shí)現(xiàn)方式非常低效，所以業(yè)界對GNN的硬件加速有著非常迫切的需求。我們知道傳統(tǒng)的CNN（卷積神經(jīng)網(wǎng)絡(luò)網(wǎng)絡(luò)）硬件加速方案已經(jīng)有非常多的解決方案；但是，GNN的硬件加速尚未得到充分的討論和研究
2020-10-20 09:48:39
的功耗取決于FPGA芯片及硬件設(shè)計(jì)本身，很難有較大的改善?？梢詢?yōu)化是第3部分功耗：設(shè)計(jì)動(dòng)態(tài)功耗，而且這部分功耗占總功耗的90%左右，因此所以降低設(shè)計(jì)動(dòng)態(tài)功耗是降低整個(gè)系統(tǒng)功耗的關(guān)鍵因素。上面也提到過功耗
2014-08-21 15:31:23
也因而開始轉(zhuǎn)向采用加速器來滿足低時(shí)延、高吞吐量的需求，同時(shí)保持合理的功耗水平?！ ≠愳`思FPGA所提供的功耗效率讓加速器能部署于整個(gè)數(shù)據(jù)中心，而且可將單位功耗性能比提升10-20倍。百度優(yōu)化的FPGA
2016-12-15 17:15:52
Gzip的CPU消耗，讓出來的CPU就可以用于處理更多請求和提升性能。然而目前業(yè)內(nèi)各大公司接入層針對于Gzip采用硬件加速還是一片空白，阿里在接入層結(jié)合硬件加速技術(shù)卸載Gzip調(diào)研了幾套方案：方案一是
2018-06-04 17:07:55
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-03-04 11:13:54
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-03-11 11:07:39
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-03-18 11:16:02
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-03-25 11:34:03
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-04-01 10:53:42
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-04-11 14:45:24
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-04-18 14:12:57
的高性能FPGA計(jì)算加速卡。作為基于服務(wù)器的PCI Express數(shù)據(jù)采集、處理、存儲設(shè)備，該板卡可以實(shí)現(xiàn)2通道萬兆光纖網(wǎng)絡(luò)數(shù)據(jù)的高速采集、實(shí)時(shí)處理、實(shí)時(shí)記錄和寬帶回放，強(qiáng)大的FPGA處理性能，可以實(shí)現(xiàn)
2016-04-27 11:51:14
提升小波的FPGA實(shí)現(xiàn)
2009-05-08 17:23:38
9 可編程邏輯芯片特別是FPGA的快速發(fā)展，使得新的芯片能夠根據(jù)具體應(yīng)用動(dòng)態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類芯片稱為動(dòng)態(tài)可重構(gòu)FPGA芯片（DRFPGA）。然而，使用這類芯片構(gòu)建的
2010-01-18 08:40:3510 FPGA的全局動(dòng)態(tài)可重配置技術(shù)主要是指對運(yùn)行中的FPGA器件的全部邏輯資源實(shí)現(xiàn)在系統(tǒng)的功能變換，從而實(shí)現(xiàn)硬件的時(shí)分復(fù)用。提出了一種基于System ACE的全局動(dòng)態(tài)可重配置設(shè)計(jì)方法，
2011-01-04 17:06:0154 針對復(fù)雜算法中矩陣運(yùn)算量大, 計(jì)算復(fù)雜, 耗時(shí)多, 制約算法在線計(jì)算性能的問題, 從硬件實(shí)現(xiàn)角度, 研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì), 實(shí)現(xiàn)矩陣并行計(jì)算。首先根據(jù)矩陣運(yùn)算
2011-12-06 17:30:4189 針對調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過對不同調(diào)制樣式信號的解調(diào)模塊的動(dòng)態(tài)加載，來實(shí)現(xiàn)了不同環(huán)境下針對不同調(diào)制樣式的解調(diào)。這種方式比傳
2012-06-18 13:42:1333 電子發(fā)燒友網(wǎng)核心提示: 獲獎(jiǎng)的Nios II 嵌入式處理器C語言至硬件（C2H）加速編譯器將對時(shí)間要求較高的ANSI C函數(shù)轉(zhuǎn)換為FPGA中的硬件加速器，從而提高了性能。 特性： (1)ANSI/ISO C 代碼按鍵
2012-10-17 14:29:342394 
這是必然趨勢，肯定有人會通過云訪問 FPGA 硬件加速功能。 Bitfusion 既開發(fā)軟件，又設(shè)計(jì)硬件，并且與 Rackspace 協(xié)作共同創(chuàng)建專用于加速云計(jì)算的數(shù)據(jù)中心。這一理念與 FPGA
2017-02-08 19:48:30467 Xilinx Zynq-7000 全可編程 SoC (AP SoC) 系列集成 ARM處理器的軟件可編程性與 FPGA 的硬件可編程性，不僅可實(shí)現(xiàn)重要分析與硬件加速，同時(shí)還在單個(gè)器件上高度集成 CPU、DSP、ASSP 以及混合信號功能。
2017-11-07 14:37:528532 
的FPGA 快速動(dòng)態(tài)重構(gòu)方案, 實(shí)現(xiàn)了同一硬件平臺下多個(gè)FPGA 設(shè)計(jì)版本的在線動(dòng)態(tài)配置和功能重構(gòu), 該技術(shù)已在工程中成功應(yīng)用。
2017-11-22 07:55:011476 
的應(yīng)用。在主流的FPGA中，絕大多數(shù)都采用了SRAM來存放配置數(shù)據(jù)，稱為SRAM FPGA。這種FPGA的突出優(yōu)點(diǎn)是可以進(jìn)行多次配置。通過給FPGA加載不同的配置數(shù)據(jù)，即可令其實(shí)現(xiàn)不同的邏輯功能．FPGA這種可重配置的能力將給數(shù)字系統(tǒng)的設(shè)計(jì)帶來很大的方便。
2018-07-18 12:50:003395 
FPGA的不同配置電路功能，在不同時(shí)段執(zhí)行不同的算法，實(shí)現(xiàn)了虛擬硬件可重構(gòu)計(jì)算技術(shù)。這里提出的通過微處理器加FPGA結(jié)合串行菊花鏈實(shí)現(xiàn)可重構(gòu)的方式，實(shí)現(xiàn)了動(dòng)態(tài)可重構(gòu)FPGA結(jié)構(gòu)設(shè)計(jì)的一種應(yīng)用。
2017-11-25 10:20:0114505 
。該開發(fā)板加載了Linux Ubuntu操作系統(tǒng)，可以在CPU上運(yùn)行現(xiàn)有的Python CNN架構(gòu)如Caffe和Theano。本設(shè)計(jì)旨在用PYNQ加載的ZYNQ FPGA對于CNN核心計(jì)算進(jìn)行硬件加速
2018-06-29 07:55:005289 
處理器內(nèi)部集成的硬件加速器可以實(shí)現(xiàn)三種廣泛使用的信號處理操作：FIR(有限沖激響應(yīng))、IIR(無限沖激響應(yīng))和FFT(快速傅里葉變換)。硬件加速器減輕了核處理器的負(fù)擔(dān)，能潛在的提升處理器的計(jì)算吞吐率
2017-12-04 15:22:361766 （Field Programming Gate Array， FPGA）。可重構(gòu)系統(tǒng)非常適合于那些對功耗有嚴(yán)格要求或者計(jì)算密集的應(yīng)用，因?yàn)榇祟悜?yīng)用在FPGA上實(shí)現(xiàn)的功耗要大大低于在處理器上實(shí)現(xiàn)的功耗
2018-07-11 11:20:002549 
高性能硬件加速的資產(chǎn)模擬與FPGA
2018-01-30 16:14:2915 使用完全脫節(jié)。本白皮書將解釋說明，使用真實(shí)的有效載荷為何對于準(zhǔn)確估算功耗和執(zhí)行優(yōu)化任務(wù)而言至關(guān)重要。之后，我們將會展示Veloce~客戶如何使用硬件加速仿真來實(shí)現(xiàn)可靠性高得多的使用模型，并且利用這一模型，可以更可靠地
2018-03-01 11:42:420 。采用英特爾 Arria 10 GX FPGA 的英特爾可編程加速卡是該系列中的第一張卡，可輕松插入任何基于英特爾至強(qiáng)處理器的服務(wù)器，在提升性能的同時(shí)，將復(fù)雜的數(shù)據(jù)密集型應(yīng)用的功耗降至最低，包括 AI 推理、視頻流分析和數(shù)據(jù)庫加速等。
2018-05-18 06:31:002687 
硬件編程，可將性能提升至通用CPU服務(wù)器的30倍以上。同時(shí)，與已經(jīng)深入人心的高性能計(jì)算的代表GPU相比，FPGA具有硬件可編程、低功耗、低延時(shí)的特性，代表了高性能計(jì)算的未來發(fā)展趨勢。 而在人工智能(AI)里面火熱的深度學(xué)習(xí)領(lǐng)域，企業(yè)同樣可以將FPGA用于深度學(xué)習(xí)的
2018-05-29 13:44:245789 
在近日舉行的2018上海世界移動(dòng)大會期間，中國電信、英特爾、聯(lián)想與賽特斯聯(lián)合發(fā)布了基于FPGA的一系列vBRAS解決方案，包括vBRAS IPv6方案、vBRAS P4方案、vBRAS FPGA硬件加速解決方案。
2018-08-14 16:20:361377 FPGA有多種配置/加載方式。粗略可以分為主動(dòng)和被動(dòng)兩種。主動(dòng)加載是指由FPGA控制配置流程，被動(dòng)加載是指FPGA僅僅被動(dòng)接收配置數(shù)據(jù)。
2018-10-05 10:12:0019146 本教程討論基于Xilinx FPGA的Memcached硬件加速器的技術(shù)細(xì)節(jié)，該硬件加速器可為10G以太網(wǎng)端口提供線速M(fèi)emcached服務(wù)。
2018-11-27 06:41:004243 FPGA 動(dòng)態(tài)局部可重構(gòu)技術(shù)中基于三態(tài)緩沖器（ Tri2state Buffer ，TBUF） 總線宏結(jié)構(gòu)的基礎(chǔ)上，采用Xilinx ISE FPGA Editor 可視化的方法實(shí)現(xiàn)總線宏的設(shè)計(jì)，并借助可重構(gòu)硬件平臺———XCV800 驗(yàn)證板，通過設(shè)計(jì)動(dòng)態(tài)可重構(gòu)實(shí)驗(yàn)，論證總線宏設(shè)計(jì)的正確性。
2018-12-14 14:27:353 FPGA是加速許多類型計(jì)算工作負(fù)載的出色平臺，特別是那些數(shù)據(jù)通路適用于大規(guī)模并行運(yùn)算的工作負(fù)載。FPGA可以通過在硬件中實(shí)現(xiàn)重要的計(jì)算密集算法塊來減少傳統(tǒng)處理器，從而大幅減少延遲和（通常更重要的）功耗。
2018-12-22 14:12:39858 和網(wǎng)絡(luò)加速應(yīng)用而設(shè)計(jì)的，并基于Speedster22i FPGA系列相同的高性能架構(gòu)，采用Speedcore作為硬件加速器的方案被廣泛應(yīng)用到數(shù)據(jù)中心和通信基礎(chǔ)設(shè)施等領(lǐng)域。據(jù)了解，eFPGA IP授權(quán)業(yè)務(wù)
2018-12-23 16:29:405164 網(wǎng)上對于FPGACNN加速的研究已經(jīng)很多了，神經(jīng)網(wǎng)絡(luò)的硬件加速似乎已經(jīng)滿大街都是了，這里我們暫且不討論誰做的好誰做的不好，我們只是根據(jù)許許多多的經(jīng)驗(yàn)來總結(jié)一下實(shí)現(xiàn)硬件加速，需要哪些知識，考慮哪些因素。
2019-02-14 14:25:461546 我們考慮如何通過具有高性能CPU子系統(tǒng)和包括FPGA可重編程加速硬件處理單元的SoC架構(gòu)來成功應(yīng)對5G的獨(dú)特需求。
2019-04-28 15:50:241622 
本文從硬件加速的視角考察深度學(xué)習(xí)與FPGA，指出有哪些趨勢和創(chuàng)新使得這些技術(shù)相互匹配，并激發(fā)對FPGA如何幫助深度學(xué)習(xí)領(lǐng)域發(fā)展的探討。
2019-06-28 17:31:467493 硬件加速仿真可以實(shí)現(xiàn)寄存器傳輸級(RTL)和現(xiàn)代SoC設(shè)計(jì)門級的最佳功耗分析。只有硬件加速仿真才有處理大量邏輯以及產(chǎn)生針對所有元素的切換活動(dòng)的獨(dú)有能力。
2019-10-11 17:54:295793 
Long-short term memory，簡稱LSTM，被廣泛的應(yīng)用于語音識別、機(jī)器翻譯、手寫識別等。LSTM涉及到大量的矩陣乘法和向量乘法運(yùn)算，會消耗大量的FPGA計(jì)算資源和帶寬。為了實(shí)現(xiàn)硬件加速，提出了稀疏LSTM。
2019-08-24 10:32:353449 
Firefly-RK3399/AIO-3399J Android8.1固件支持Android Neural Networks API (NNAPI) ，充分調(diào)用神經(jīng)網(wǎng)絡(luò)API進(jìn)行硬件加速，使RK3399的AI運(yùn)算性能大幅提升。適用基于主流模型架構(gòu)衍生開發(fā)的各類應(yīng)用，例如：商品識別、疲勞檢測等。
2019-11-01 15:47:122582 
工藝由三星研發(fā)，與如今大多數(shù)半導(dǎo)體芯片采用的bulk CMOS工藝有些類似，但優(yōu)勢更為顯著，能在顯著降低器件尺寸和功耗的同時(shí)，大幅提升性能和穩(wěn)定性。
2020-07-03 14:05:432819 FPGA加速卡采用CAPI接口設(shè)計(jì)，通過CAPI接口與P&P服務(wù)器緊密集成；應(yīng)用于大數(shù)據(jù)分析、密碼解算、圖像圖片處理等領(lǐng)域，實(shí)現(xiàn)百倍的加速比；
2020-07-07 16:16:1216 應(yīng)用FPGA動(dòng)態(tài)部分重構(gòu)功能使硬件設(shè)計(jì)更加靈活，可用于硬件的遠(yuǎn)程升級、系統(tǒng)容錯(cuò)和演化硬件以及通信平臺設(shè)計(jì)等。動(dòng)態(tài)部分重構(gòu)可以通過兩種方法實(shí)現(xiàn)：基于模塊化設(shè)計(jì)方法（Module-Based
2020-07-29 17:10:332815 
降低了50％，芯片面積減少了65％，同時(shí)保留了Speedcore eFPGA IP的原有功能，將可編程硬件加速功能帶到廣泛的高性能計(jì)算、網(wǎng)絡(luò)和存儲應(yīng)用中。Achronix將于9月26日參加在圣克拉拉市
2020-08-07 15:41:06937 功耗是我們關(guān)注的設(shè)計(jì)焦點(diǎn)之一，優(yōu)秀的器件設(shè)計(jì)往往具備低功耗特點(diǎn)。在前兩篇文章中，小編對基于Freez技術(shù)的低功耗設(shè)計(jì)以及FPGA低功耗設(shè)計(jì)有所介紹。為增進(jìn)大家對低功耗的了解，以及方便大家更好的實(shí)現(xiàn)低功耗設(shè)計(jì)，本文將對FPGA具備的功耗加以詳細(xì)闡述。如果你對低功耗具有興趣，不妨繼續(xù)往下閱讀哦。
2021-02-14 17:50:007165 一種基于FPGA動(dòng)態(tài)可重構(gòu)的圖像融合算法。該方法對小波分解后的圖像低頻子帶采用平均融合算子處理，在高頻子帶的融合中依據(jù)小波系數(shù)樹狀結(jié)構(gòu)特點(diǎn)，提出了一種新的自適應(yīng)融合方法，最后經(jīng)過小波逆變換得到融合
2021-02-02 17:12:598 硬件加速器提升下一代SHARC處理器的性能
2021-04-23 13:06:326 所謂FPGA動(dòng)態(tài)可重構(gòu)技術(shù)，就是要對基于SRAM編程技術(shù)的FPGA實(shí)現(xiàn)全部或部分邏輯資源的動(dòng)態(tài)功能變換。根據(jù)實(shí)現(xiàn)重構(gòu)的面積不同，動(dòng)態(tài)可重構(gòu)技術(shù)又可分為全局重構(gòu)和局部重構(gòu)。
2021-07-05 15:41:294214 
為了提升計(jì)算基礎(chǔ)設(shè)施的性能，并緊跟數(shù)據(jù)分析與 AI 不斷攀升的需求，眾多企業(yè)將硬件加速視為主要的解決方案。在大多數(shù)情況下，先進(jìn)的可編程硬件（主要是指 GPU 和 FPGA）是加速的主要方式。通過
2021-08-13 17:45:318145 為了提升計(jì)算基礎(chǔ)設(shè)施的性能，并緊跟數(shù)據(jù)分析與 AI 不斷攀升的需求，眾多企業(yè)將硬件加速視為主要的解決方案。在大多數(shù)情況下，先進(jìn)的可編程硬件（主要是指 GPU 和 FPGA）是加速的主要方式。通過使用這種先進(jìn)的硬件，企業(yè)正在贏得計(jì)算優(yōu)勢；然而，對于編程難度，他們?nèi)匀淮嬖诤侠淼膿?dān)憂。
2022-08-02 08:03:362798 
在開發(fā)一個(gè)加速程序的之前，有一個(gè)很重要的步驟：正確設(shè)計(jì)程序架構(gòu)。開發(fā)人員需要明確軟件應(yīng)用程序中哪一部分是需要硬件加速的，并且它多少的并行量，以保證硬件加速器件（FPGA）能完美發(fā)揮其作用。本文將分為5個(gè)步驟來介紹
2022-08-02 10:33:07986 
該項(xiàng)目基于AMD Xilinx Varium C1100 FPGA加速卡，為 Filecoin 區(qū)塊鏈應(yīng)用中的Poseidon哈希算法提供了一套完整的硬件加速方案。
2022-08-19 10:25:023510 點(diǎn)擊上方 藍(lán)字 關(guān)注我們 ? FPGA 高級設(shè)計(jì)之實(shí)現(xiàn)功耗優(yōu)化 與ASICs（Application Specific Integrated Circuits）比較，相似的邏輯功能，用FPGA來實(shí)現(xiàn)
2023-05-19 13:50:022284 FPGA可重構(gòu)技術(shù)就是通過上位機(jī)控制在FPGA運(yùn)行過程中加載不同的Bitstream文件，FPGA芯片根據(jù)文件內(nèi)的不同邏輯將內(nèi)部的資源全部或部分進(jìn)行重新配置以達(dá)到多種功能任務(wù)動(dòng)態(tài)切換的目標(biāo)，從而提高了使用FPGA進(jìn)行開發(fā)的靈活度。
2023-08-04 10:08:051236 FPGA 芯片在數(shù)據(jù)中心領(lǐng)域主要用于硬件加速，在云服務(wù)器廠商中已有廣泛部署。數(shù)據(jù)中心使用 FPGA 芯片代替?zhèn)鹘y(tǒng)的 CPU 方案后，處理其自定義算法時(shí)可實(shí)現(xiàn)顯著的加速效果。因此近年來，微軟 Azure、亞馬遜 AWS、阿里云的服務(wù)器上都開始部署 FPGA 加速器用于運(yùn)算加速。
2023-11-16 09:55:461482 
FPGA算法的優(yōu)點(diǎn)在于它們可以提供高度的定制化和靈活性，使得算法可以根據(jù)實(shí)際需求進(jìn)行優(yōu)化和調(diào)整。此外，FPGA還可以實(shí)現(xiàn)硬件加速，提供比傳統(tǒng)處理器更高的計(jì)算性能和吞吐量。因此，FPGA算法在許多領(lǐng)域中被廣泛應(yīng)用，包括嵌入式系統(tǒng)、高性能計(jì)算和實(shí)時(shí)信號處理等。
2024-01-15 16:03:243667 思想是利用專門的硬件資源，如GPU或?qū)Ｓ玫慕獯a芯片，來分擔(dān)原本由CPU承擔(dān)的解碼任務(wù)。這種方式不僅可以大幅提高解碼速度，還能降低CPU的負(fù)載，從而實(shí)現(xiàn)更流暢的播放效果。 硬件加速的優(yōu)勢 高效性能 ：硬件解碼器通常具有更高的解碼速度
2024-02-21 14:40:482004 
FPGA（現(xiàn)場可編程門陣列）加速深度學(xué)習(xí)模型是當(dāng)前硬件加速領(lǐng)域的一個(gè)熱門研究方向。以下是一些FPGA加速深度學(xué)習(xí)模型的案例： 一、基于FPGA的AlexNet卷積運(yùn)算加速 項(xiàng)目名稱
2024-10-25 09:22:031856 隨著人工智能技術(shù)的飛速發(fā)展，對計(jì)算性能的需求也日益增長。FPGA（現(xiàn)場可編程門陣列）作為一種高性能、低功耗、可靈活編程的硬件平臺，正逐漸在 AI 領(lǐng)域嶄露頭角，展現(xiàn)出獨(dú)特的優(yōu)勢，為 AI 應(yīng)用的落地
2025-01-06 17:37:102318 ? 再來看一篇FPGA的綜述，我們都知道微軟包括國內(nèi)的云廠商其實(shí)都在數(shù)據(jù)中心的服務(wù)器中部署了FPGA，所以這篇論文就以數(shù)據(jù)中心的視角，來看下FPGA這個(gè)硬件加速器。 還是一樣，想要論文原文的可以私信
2025-01-14 10:29:311303 
產(chǎn)品實(shí)拍圖 利用硬件加速提升通信協(xié)議安全性，核心是通過 專用硬件模塊或可編程硬件 ，承接軟件層面難以高效處理的安全關(guān)鍵操作（如加密解密、認(rèn)證、密鑰管理等），在提升性能的同時(shí)，通過硬件級隔離、防篡改等
2025-08-27 09:59:06782 
驗(yàn)證硬件加速是否真正提升通信協(xié)議的安全性，需從 安全功能正確性、抗攻擊能力增強(qiáng)、安全性能適配、合規(guī)一致性 等核心維度展開，結(jié)合實(shí)驗(yàn)室測試與真實(shí)場景驗(yàn)證，避免 “硬件參與即安全提升” 的表面判斷。以下
2025-08-27 10:16:58929 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論