業(yè)界領(lǐng)先的全新 1.8V 版 VersaClock? 3S 可編程時鐘發(fā)生器，為消耗品和計算系統(tǒng)創(chuàng)造具有競爭力的性能、能耗和靈活性。
2017-09-28 10:15:46
8178 1kHz信號發(fā)生器電路圖
2020-03-02 09:42:03
如圖，這是74AHC32的邏輯電路圖。請問為何輸出端加了兩個非門，是要做到延遲嗎？
2019-01-14 11:40:08
概述：AD9577是一款既提供一個多路輸出時鐘發(fā)生器功能，又帶有兩個片上鎖相環(huán)內(nèi)核PLL1和PLL2，專門針對網(wǎng)絡(luò)時鐘應(yīng)用而優(yōu)化。PLL設(shè)計基于ADI公司成熟的高性能、低抖動頻率合成器產(chǎn)品系列，確保實現(xiàn)最高的網(wǎng)
2021-04-06 06:49:57
(ADC/DAC))和本振(LO)要求采用低抖動參考時鐘以提高性能。其他基帶組件也要求各種頻率的時鐘源。表1.時鐘發(fā)生器——典型性能表2.時鐘分配產(chǎn)品——典型性能圖1.面向采用MIMO架構(gòu)的典型LTE
2018-10-18 11:29:03
系統(tǒng)設(shè)計師通常側(cè)重于為應(yīng)用選擇最合適的數(shù)據(jù)轉(zhuǎn)換器，在向數(shù)據(jù)轉(zhuǎn)換器提供輸入的時鐘發(fā)生器件的選擇上往往少有考慮。然而，如果不慎重考慮時鐘發(fā)生器的相位噪聲和抖動性能，數(shù)據(jù)轉(zhuǎn)換器動態(tài)范圍和線性度性能可能受到嚴重的影響。
2019-07-30 07:57:42
了解半加器、全加器的邏輯功能及三變量表決電路的邏輯功能。實驗儀器設(shè)備1． 數(shù)字集成電路實驗板 1塊2． 直流穩(wěn)壓電源 1A，5V 1臺3． 函數(shù)信號發(fā)生器 1臺4． 示波器 1臺5． 附加集成器件雙
2008-09-25 17:28:34
`AD9571ACPZPEC時鐘發(fā)生器產(chǎn)品介紹AD9571ACPZPEC詢價熱線AD9571ACPZPEC現(xiàn)貨AD9571ACPZPEC代理王先生***深圳市首質(zhì)誠科技有限公司, AD9571具有
2019-07-09 10:19:09
AKD8140A Ver.2，AK8140??A可編程多時鐘發(fā)生器評估板。評估抖動性能和功能很容易
2020-07-27 15:01:46
本應(yīng)用指南討論了CY2254 PLL時鐘發(fā)生器的內(nèi)部結(jié)構(gòu)，并提出一些使用建議。
2014-09-23 10:00:14
邏輯取反，從而使我們得到布爾值的表達式：AB= Q。然后，我們可以將2輸入數(shù)字邏輯與非門的操作定義為：“如果A和B都為真，則Q不為真”晶體管與非門可以使用如下所示連接在一起的RTL電阻-晶體管開關(guān)構(gòu)建
2021-01-22 08:00:00
觸發(fā)器，與非門的輸入為什么是R非S非，而或非門是RS。我百度到的說法是，與非門是低電平觸發(fā)，或非門是高電平觸發(fā)，也就是要使Q=1，與非門里S非=0，或非門S=1。那不都是S=1么，那與非門為什么要非
2020-01-28 20:39:32
為什么我的pwm波信號一接到與非門上，幅值就會降一半（附電路圖）
2018-02-02 21:20:33
概述：MAX3625B是MAXIM公司生產(chǎn)的一款提供三路輸出的低抖動，高精度時鐘發(fā)生器。該MAX3625B是為網(wǎng)絡(luò)應(yīng)用而優(yōu)化的低抖動，高精度時鐘發(fā)生器。該器件集成一個晶體振蕩器和鎖相環(huán)（PLL）時鐘
2021-05-18 07:39:05
供應(yīng) 現(xiàn)貨 CG635 斯坦福 時鐘發(fā)生器 歐陽R:*** QQ:1226365851溫馨提示：如果您找不到聯(lián)系方式，請在瀏覽器上搜索一下，旺貿(mào)通儀器儀回收工廠或個人、庫存閑置、二手儀器及附件。長期
2020-08-18 09:08:58
利用74LS00二輸入與非門實現(xiàn)“與電路”、“或電路”、“或非電路”、“異或電路”、“同或電路”，要寫出以上各電路的邏輯表達式和真值表，畫出用二輸入與非門實現(xiàn)的邏輯圖并在實驗箱上加以驗證
2020-11-04 17:04:17
請問各位電子大佬，這里IC2與非門的作用是什么？（坐標電路2）為什么要接到555的Trigger引腳？
2020-06-22 11:49:42
可編程音頻時鐘發(fā)生器MAX9485資料下載內(nèi)容主要介紹了：MAX9485引腳功能MAX9485功能和特性MAX9485應(yīng)用范圍MAX9485內(nèi)部方框圖MAX9485極限參數(shù)MAX9485典型應(yīng)用電路
2021-04-02 06:21:48
我要做畢業(yè)設(shè)計 叫 基于lmk03806的高性能可編程時鐘發(fā)生器的設(shè)計與fpga實現(xiàn)，需要有protel 99se畫 lmk03806的原理圖和fpga的配置電路，用vhdl編程仿真，用fpga來配置lmk03806，求高手求助{:1:}
2013-05-03 23:06:27
在我們的設(shè)計中，其中一個模塊從外部可配置時鐘發(fā)生器芯片接收其時鐘信號?，F(xiàn)在在我們的ML507上使用這個時鐘發(fā)生器芯片IDT5V9885就在那里任何跳線設(shè)置？我們問這個是因為在我們的申請中軟件我們
2019-09-02 08:12:30
擴頻時鐘發(fā)生器MAX31C80資料下載內(nèi)容包括：MAX31C80引腳功能MAX31C80功能和特性MAX31C80應(yīng)用范圍MAX31C80內(nèi)部方框圖MAX31C80電壓范圍MAX31C80典型應(yīng)用電路
2021-04-02 06:29:55
正弦波發(fā)生器電路圖
2009-11-25 10:17:36
SI52147-EVB，用于PoE無線接入點的時鐘發(fā)生器評估板。 Si52147是一款符合PCIe Gen1，Gen2和Gen3標準的9端口PCIe時鐘發(fā)生器
2020-08-27 14:27:11
555多種信號發(fā)生器電路圖
2019-10-23 00:50:57
信號發(fā)生器電路圖
2019-10-09 09:11:01
數(shù)字正弦波發(fā)生器電路圖
2019-09-12 09:10:22
描述TIDA-00597 可為時鐘發(fā)生器提供噪聲非常低的輸出電源。主要特色低噪聲，適用于時鐘發(fā)生器輸出電流高達 800mA低相位噪聲輸出功率啟用和禁用
2018-08-22 07:43:40
AC1571時鐘發(fā)生器一款基于PLL的、適用于5G基站應(yīng)用的時鐘發(fā)生器。采用數(shù)字鎖相環(huán)技術(shù)，以實現(xiàn)最佳的高頻低相噪性能，具有低功耗和高PSRR能力。采用ADPLL技術(shù)，管腳兼容843N571，可以
2022-08-11 16:26:33
AC1571 是用于 5G 基站應(yīng)用的基于 PLL的時鐘發(fā)生器，該芯片采用全數(shù)字鎖相環(huán)技術(shù)，以實現(xiàn)最佳的高頻低相噪性能，并具有低功耗和高PSRR能力。典型應(yīng)用場景：· 無線基站·
2023-12-12 14:25:17
時鐘發(fā)生器芯片廠家 時鐘芯片是一種基于PLL的時鐘發(fā)生器，采用ADPLL（全數(shù)字鎖相環(huán)）技術(shù)，以實現(xiàn)的高頻低相噪性能，并具備低功耗和高PSNR能力，可實現(xiàn)小于0.3ps RMS的相位抖動性能
2023-12-29 09:29:50
時鐘發(fā)生器芯片廠家 時鐘芯片是一種基于PLL的時鐘發(fā)生器，采用ADPLL（全數(shù)字鎖相環(huán)）技術(shù)，以實現(xiàn)的高頻低相噪性能，并具備低功耗和高PSNR能力，可實現(xiàn)小于0.3ps RMS的相位抖動性能
2024-02-04 11:41:14
與非門控制的交流開關(guān)電路圖
2007-12-16 01:26:061147 
正弦波發(fā)生器電路圖,電路由IC，TL082組成。
圖二：正弦波信號發(fā)生器電路圖
2008-01-02 19:16:063396 
邏輯與非門
2008-06-12 23:24:211675 
MAX9489/MAX9471多輸出時鐘發(fā)生器構(gòu)建集成時鐘源
摘要：與典型的“本地”時鐘方案相比，集成的多輸出時鐘發(fā)生器有許多優(yōu)勢。本文探討了集中時鐘發(fā)生器(如
2008-10-04 20:43:25922 
Si5338 業(yè)界首個任意頻率、任意輸出的時鐘發(fā)生器
高性能模擬與混合信號領(lǐng)導廠商Silicon Laboratories日前發(fā)表全新的時鐘發(fā)生器和緩沖器系列，可為業(yè)
2008-11-10 09:39:441763
精密時鐘發(fā)生器電路圖
2009-03-25 09:35:221054 
與非門邏輯符號
2009-04-06 01:12:182477 與非門電路圖
2009-04-06 23:12:469596 
與非門邏輯符號圖
2009-04-06 23:13:2142760 
與非門電路原理
(1)電路結(jié)構(gòu)及工作原理 TTL與非門是TTL邏輯門的基本形式，典型的TTL與非門電路結(jié)構(gòu)如圖8-16所示。該電路由
2009-04-06 23:14:1516662 
與非門電路介紹圖15-26甲是我們實驗用的與非門，它也有兩個輸入瑞Ａ、Ｂ，圖乙是它在電路中的接法。
2009-04-06 23:17:4816256 
振蕩器時鐘發(fā)生器電路圖
2009-04-13 08:54:22720 
摘要：與典型的“本地”時鐘方案相比，集成的多輸出時鐘發(fā)生器有許多優(yōu)勢。本文探討了集中時鐘發(fā)生器(如MAX9489和MAX9471)的優(yōu)點，如：降低系統(tǒng)成本、良好的信號完整性、抑制干
2009-04-22 10:11:53407 
摘要：與典型的“本地”時鐘方案相比，集成的多輸出時鐘發(fā)生器有許多優(yōu)勢。本文探討了集中時鐘發(fā)生器(如MAX9489和MAX9471)的優(yōu)點，如：降低系統(tǒng)成本、良好的信號完整性、抑制干
2009-05-03 11:07:05653 
利用與非門組成的一些門電路圖
2009-05-08 14:35:1017458 
繼電器與非門電路圖
2009-05-08 15:35:181858 
光耦合器構(gòu)成的與非門電路圖
2009-06-04 16:25:534871 
光耦合器構(gòu)成的與非門電路圖
2009-06-06 08:32:442754 
TTL與非門電路
2009-07-15 18:55:343314 
評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制性能
本文介紹了電源噪聲對基于PLL的時鐘發(fā)生器的干擾，并討論了幾種用于評估確定性抖動(DJ)的技術(shù)方案。推導出的關(guān)系式提
2009-09-18 08:46:321461 
TTL集成與非門電路
TTL與非門芯
2009-09-24 10:25:422954 
MAX3625B 抖動僅為0.36ps的PLL時鐘發(fā)生器
概述
MAX3625B是一款低抖動、精密時鐘發(fā)生器，優(yōu)化用于網(wǎng)絡(luò)設(shè)備。器件內(nèi)置晶體振蕩器和鎖相環(huán)(PLL)
2010-03-01 08:56:181345 
與非門,與非門是什么意思
DTL與非門電路:
常將二極管與門和或門與三極管非門組合起來組成與非門和或非門電路，以消除在串接時產(chǎn)生的電
2010-03-08 11:41:1511219 兩輸入端晶體管與非門電路圖
2010-03-29 17:03:194196 
MAX3679A高性能四路輸出時鐘發(fā)生器(Maxim)
Maxim推出用于以太網(wǎng)設(shè)備的高性能、四路輸出時鐘發(fā)生器MAX3679A。器件采用低噪聲
2010-04-14 16:51:49778 如何利用GPS OEM來進行二次開發(fā),產(chǎn)生高精度時鐘發(fā)生器是一個研究的熱點問題。在電力系統(tǒng)、CDMA2000、DVB、DMB等系統(tǒng)中,高精度的GPS
2010-07-24 15:45:26780 有時在電子設(shè)備中需用一組功率不大的負電源，這時可不必另裝電源，只需用三個與非門按圖中連接，即可進行電
2010-09-15 00:23:35588 
在電力系統(tǒng)、CDMA2000、DVB、DMB等系統(tǒng)中,高精度的GPS時鐘發(fā)生器（GPS同步時鐘）對維持系統(tǒng)正常運轉(zhuǎn)有至關(guān)重要的意義。
那如何利用GPS OEM來進行二次開發(fā),產(chǎn)生高精度時鐘發(fā)生
2010-09-17 22:02:441273 實際上,自激多諧振蕩器(圖1)和單穩(wěn)電路可以由集成電路來實現(xiàn).采用兩片四-2輸入與非門74LS00的驅(qū)動信號發(fā)生器,
2010-11-14 12:16:071124 
這里設(shè)計一種基于DP標準采用μ工藝的發(fā)射端擴頻時鐘發(fā)生器。合理設(shè)計鎖相環(huán)路，采用外加濾波器對壓控振蕩器的控制電壓進行三角波調(diào)制，得到所需的擴頻時鐘。
2011-08-31 10:17:321763 
MAX3636是一個高度靈活，高精度鎖相環(huán)(PLL)時鐘發(fā)生器為下一代網(wǎng)絡(luò)設(shè)備的要求低抖動時鐘發(fā)生器和強大的高速數(shù)據(jù)傳輸?shù)姆植歼M行了優(yōu)化。
2011-10-11 11:15:221329 
10GHz擴頻時鐘發(fā)生器的設(shè)計_胡帥帥
2017-01-07 21:28:58
1 Microchip基于MEMS的時鐘發(fā)生器
2018-06-07 13:46:004534 
Microchip基于MEMS的時鐘發(fā)生器
2018-07-08 01:23:003933 與非門（英語：NAND gate）是數(shù)字電路的一種基本邏輯電路。若當輸入均為高電平（1），則輸出為低電平（0）；若輸入中至少有一個為低電平（0），則輸出為高電平（1）。與非門可以看作是與門和非門的疊加。
2018-07-25 19:10:1846674 
關(guān)鍵詞：發(fā)生器 , 負電源 , 與非門 在電子設(shè)備中有時需用一組功率不大的負電源，可用三個與非門按圖所示方法連接，即可進行電源極性變換。圖示電路中A1、A2組成約4kHz的自激多諧振蕩器，A3
2018-09-16 09:07:01361 據(jù)麥姆斯咨詢報道，Microchip推出了業(yè)界尺寸最小的MEMS時鐘發(fā)生器DSC613。這款新器件可在電路板上最多替換掉三個晶振和振蕩器，從而減少高達80%的時鐘元件布板空間。
2018-11-15 16:38:263910 本文檔的主要內(nèi)容詳細介紹的是兩個與非門電路的介紹 與非門（英語：NAND gate）是數(shù)字電路的一種基本邏輯電路。若當輸入均為高電平（1），則輸出為低電平（0）；若輸入中至少有一個為低電平（0），則輸出為高電平（1）。與非門可以看作是與門和非門的疊加。
2019-01-09 08:00:0018 AD9523：14路LVPECL/LVDS/HSTL輸出 或29路LVCMOS輸出 低抖動時鐘發(fā)生器
2019-07-04 06:18:003604 邏輯與非門是數(shù)字邏輯與門和非門串聯(lián)連接在一起的組合，NAND （非與）門具有當輸入的ALL處于邏輯電平“1”時，輸出通常處于邏輯電平“1”并且僅“低”到邏輯電平“0”。邏輯與非門是我們之前看到的AND門的反向或“互補”形式。
2019-06-26 14:20:468884 
本文檔的主要內(nèi)容詳細介紹的是使用Multisim實現(xiàn)與非門測試的實驗電路圖免費下載。
2020-09-04 16:55:0020 本文檔的主要內(nèi)容詳細介紹的是與非門邏輯電路功能測試的原理圖免費下載。
2020-10-12 16:18:4825 本文檔的主要內(nèi)容詳細介紹的是與非門搭接的邏輯電路原理圖免費下載。
2020-10-12 16:18:487 系統(tǒng)設(shè)計師通常側(cè)重于為應(yīng)用選擇最合適的數(shù)據(jù)轉(zhuǎn)換器，在向數(shù)據(jù)轉(zhuǎn)換器提供輸入的時鐘發(fā)生器件的選擇上往往少有考慮。然而，如果不慎重考慮時鐘發(fā)生器的相位噪聲和抖動性能，數(shù)據(jù)轉(zhuǎn)換器動態(tài)范圍和線性度性能可能受到嚴重的影響。
2020-11-22 11:34:382666 
AD9525: 8路LVPECL輸出低抖動時鐘發(fā)生器
2021-03-21 15:00:200 AD9571：以太網(wǎng)時鐘發(fā)生器，10個時鐘輸出
2021-04-16 10:21:563 AD9551：多業(yè)務(wù)時鐘發(fā)生器數(shù)據(jù)表
2021-04-28 10:30:520 AN-1576：采用AD9958 500 MSPS DDS或AD9858 1 GSPS DDS和AD9515時鐘分配IC的高性能ADC的低抖動采樣時鐘發(fā)生器
2021-04-30 09:48:4213 AD9573：PCI-Express時鐘發(fā)生器IC，PLL內(nèi)核，分頻器，雙輸出數(shù)據(jù)表
2021-05-08 20:05:055 AD9575：網(wǎng)絡(luò)時鐘發(fā)生器，雙輸出數(shù)據(jù)表
2021-05-09 11:06:441 時鐘發(fā)生器AD9516-0技術(shù)手冊
2022-01-25 15:59:427 Cypress時鐘發(fā)生器應(yīng)用在車輛、工業(yè)生產(chǎn)、消費品和網(wǎng)絡(luò)服務(wù)的EMI降低和非EMI降低時鐘發(fā)生器。 Cypress具有廣泛的時鐘發(fā)生器組合，兼容700MHz的頻率和不超過0.7PS的RMS相位抖動
2022-04-22 09:02:09806 這是帶有板上芯片（COB）的1Hz時鐘發(fā)生器電路。通常，為數(shù)字時鐘和計數(shù)器電路應(yīng)用產(chǎn)生1Hz時鐘的電路將IC與晶體和微調(diào)電容器等結(jié)合使用。
2022-06-07 10:43:501886 
邏輯門是數(shù)字世界中的基本元素，之前已經(jīng)介紹過基本的邏輯門。這些基本的邏輯門可以由通用門構(gòu)成。數(shù)字邏輯中有兩個通用門，即與非門(NAND Gate)和或非門(NOR Gate)。
2022-09-12 14:50:006891 
本文討論電源噪聲干擾對基于PLL的時鐘發(fā)生器的影響，并介紹幾種用于評估由此產(chǎn)生的確定性抖動（DJ）的測量技術(shù)。派生關(guān)系顯示了如何使用頻域雜散測量來評估時序抖動行為。實驗室臺架測試結(jié)果用于比較測量技術(shù)，并演示如何可靠地評估參考時鐘發(fā)生器的電源噪聲抑制（PSNR）性能。
2023-04-11 11:06:39811 
極景微發(fā)布超小封裝PCIe5.0時鐘發(fā)生器日前，極景微（UltraSilicon）宣布，推出兩款支持PCIe5.0接口標準的1輸出及2輸出時鐘發(fā)生器，分別為US6D101和US6D102。該芯片具有
2023-02-02 15:25:54999 
與非門（NAND Gate）是數(shù)字電路中的基本邏輯門之一，它實現(xiàn)了邏輯AND（與）操作后再進行邏輯NOT（非）操作。
2023-09-04 15:31:071974 
時鐘發(fā)生器由哪些部分組成？鎖相環(huán)pll的特點是什么？如何用硬件配置pll? 時鐘發(fā)生器是指通過特定的電路設(shè)計產(chǎn)生適合各種電子設(shè)備使用的時鐘信號的器件。時鐘發(fā)生器由多個部分組成，其中最核心的是鎖相環(huán)
2023-10-13 17:39:50444 時鐘合成器和時鐘發(fā)生器是兩種用于產(chǎn)生時鐘信號的電子器件，它們在功能和應(yīng)用上有一些區(qū)別。
2023-11-09 10:26:56298 的時鐘發(fā)生器件的選擇上往往少有考慮。目前市場上有性能屬性大相徑庭的眾多時鐘發(fā)生器。然而，如果不慎重考慮時鐘發(fā)生器、相位噪聲和抖動性能，數(shù)據(jù)轉(zhuǎn)換器、動態(tài)范圍和線性度性能可能受到嚴重的影響。...
2023-11-28 14:33:570 TTL與非門的電壓傳輸特性 TTL與非門的靜態(tài)輸入與輸出特性 TTL與非門的動態(tài)特性? TTL與非門是一種基本的邏輯門電路，用于將兩個輸入信號進行邏輯與運算，并輸出結(jié)果。TTL（雙晶體管邏輯）是一種
2024-01-23 13:52:51410
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論