無論是在一個FPGA、SoC還是ASSP中，為任何基于SERDES的協(xié)議選擇一個參考時鐘源都是非常具有挑戰(zhàn)性的。器件成本、通過耦合高速信號使得噪聲最小化、超低抖動要求、由于信號長度匹配的要求而對走線的限制、考慮周全的電源供電設(shè)計(包括噪聲的考慮、元件布局上的限制、信號布線的要求和電源去耦)以及測試/生產(chǎn)要求，這些都必須考慮到并對各個因素的利弊進(jìn)行權(quán)衡分析。

　　傳統(tǒng)驅(qū)動SERDES參考時鐘的方法是使用一個真正的差分輸出振蕩器，特別選擇固定適合的頻率，來實現(xiàn)低抖動和較小的相位噪聲。該解決方案非常昂貴而且不夠靈活，無法在以后的設(shè)計中再次使用。固定的解決方案，就其本質(zhì)而言也限制了靈活性，為一種接口而設(shè)計的時鐘系統(tǒng)不能方便地在另一個新的設(shè)計中使用。相反，新的設(shè)計必須從頭開始，還可能需要使用不同的器件、不同的架構(gòu)或改變電路板原來的布局布線和走線規(guī)范。備貨、測試和生產(chǎn)也會更加復(fù)雜：固定頻率器件需要預(yù)備多個器件以符合不同標(biāo)準(zhǔn)，從而增加了生產(chǎn)費用。如果器件不能更改時鐘頻率或不能覆蓋整個時鐘輸出范圍，那么子系統(tǒng)的測試和調(diào)試會更加困難。

　　固定頻率、低抖動差分振蕩器采用的工藝通常不包括產(chǎn)生輸出頻率的內(nèi)部PLL電路，因而這些器件在頻域分析中會有噪聲邊帶和多重模式分布。同時尋找理想的終端和差分I/O邏輯標(biāo)準(zhǔn)并保持穩(wěn)定的電源供電也同樣存在挑戰(zhàn)。根據(jù)參數(shù)規(guī)格、數(shù)量、包裝和溫度范圍，這些振蕩器成本在12美元至50美元。

　　像萊迪思半導(dǎo)體公司的ispCLOCK5406D這樣一種新興的可編程邏輯器件，提供了靈活、超低抖動和低成本的解決方案來驅(qū)動SERDES參考時鐘。這些器件和低成本的CMOS振蕩器能夠滿足FPGA、SoC和ASSP的SERDES參考時鐘所需的嚴(yán)格超低抖動要求。此外，這種增強型的應(yīng)用實現(xiàn)保持了器件低成本的同時還簡化了設(shè)計、測試和生產(chǎn)。由于這些器件是可編程的，因而可以僅通過對時鐘進(jìn)行不同功能的編程來實現(xiàn)設(shè)計重用。例如：輸出可以改為不同的標(biāo)準(zhǔn)——可能是從LVDS變?yōu)長VPECL——使用不同接口代替昂貴的晶振。基于ispClock的設(shè)計可以在多個未來的設(shè)計中使用，以縮短產(chǎn)品上市時間、降低庫存并簡化生產(chǎn)制造。甚至可以實現(xiàn)現(xiàn)場的功能更改，實現(xiàn)便捷的更改、升級并提高服務(wù)質(zhì)量。由于這些時鐘器件有多個帶有單獨相位偏移和時間偏移的輸出，因而可以“覆蓋”很廣的測試范圍，能更好地確定元件的容限值，實現(xiàn)更穩(wěn)定的系統(tǒng)。

　　一個采用低成本的振蕩器和一個ispClock5400D器件的系統(tǒng)示例如下面圖1所示。振蕩器通過使用一些電容和鐵氧體磁環(huán)來實現(xiàn)去耦并隔離電源噪聲。單端振蕩器輸出與分壓器一起為時鐘器件上的參考輸入提供一個差分信號。將參考信號布線盡可能的靠近，可以盡可能地減少共模噪聲，提高信號的完整性。

?

　　圖1：低成本振蕩器和ispClock5400D超低抖動參考時鐘。

　　使用ispClock5406D實現(xiàn)XAUI參考時鐘源

　　通常我們能在XAUI設(shè)計中找到SERDES應(yīng)用。XAUISERDES的工作頻率為3.125GHz，并有0.35UI(單位間隔)的嚴(yán)格的抖動要求，一個單位間隔為一個完整的波形周期。(3.125GHz的周期是1/3.125GHz或320ps。那么320ps的0.35UI就是120ps)。一種常見的建立片上3.125GHzSERDES時鐘的方法是利用一個精確的輸入?yún)⒖紩r鐘，時鐘頻率為1/10的SERDES速率或312.5MHz。該參考時鐘必須足夠精確，以保證SERDES設(shè)計能滿足XAUI規(guī)范的嚴(yán)格抖動要求。

　　isp5406D可通過基于GUI的設(shè)計軟件(萊迪思的PAC-Designer5.2)輕松配置。配置ispClock5406D的GUI如圖2所示?？赏ㄟ^該器件的框圖定義不同的配置選項。用戶只需簡單地雙擊框圖中的功能，然后會打開一個對話框，顯示該功能的各種可編程選擇。例如，在右上角的對話框中，用戶可以輸入?yún)⒖紩r鐘頻率和反饋信號源。

?

　　圖2：PAC-Designer5.2中顯示的萊迪思ispClock5406D框圖。

　　如圖2所示，環(huán)路濾波器和VCO塊的參考時鐘輸入源可以從REFA或REFB差分輸入中選擇。V分頻器塊使用環(huán)路濾波器和VCO塊的輸出來產(chǎn)生由PLL的幾分頻(2、4、8和16分頻)決定的四種頻率。來自輸出V分頻器塊或用于外部反饋的FBK輸入的反饋信號，提供了可與VCO“匹配”的參考時鐘。如果選擇輸出V分頻器塊較小的分頻數(shù)的信號來匹配輸入?yún)⒖紩r鐘，其反饋信號將是選擇較大分頻數(shù)信號的幾倍，這就產(chǎn)生了有效的頻率是輸入?yún)⒖紩r鐘源幾倍的參考時鐘源。在本示例中，將78.125MHz的輸入?yún)⒖紩r鐘源加到REFA并將V分頻器塊的8分頻輸出作為反饋，則其8分頻的輸出為78.125MHz，4分頻的輸出為156.25MHz，2分頻的輸出為312.5MHz。

　　V分頻器的輸出頻率可用于布線矩陣陣列，也可以分配給任意的isp5406D輸出。每個輸出都可以進(jìn)行獨立的相位和時間偏移設(shè)置，可以針對走線延遲來調(diào)整輸出或其它細(xì)節(jié)方面的時序考慮。最后，輸出類型可以從M-LVDS、LVDS、LVPECL、HCSLx6、HSTL/eHSTL、SSTL1.5V/SSTL1.8V或SSTL2.5V中任意選擇。在示例設(shè)計中312.5MHz和156.25MHz信號可通過BANK_0至BANK_3的輸出獲得，使用LVDS和LVPECL標(biāo)準(zhǔn)。還可以選擇REFB作為Bank4和Bank5的輸出。這可以通過一些簡單的時序調(diào)整來實現(xiàn)一個獨立的時鐘信號。

　　XAUI測試系統(tǒng)結(jié)果

　　測試系統(tǒng)使用了ispClock5406D評估板和LatticeECP3FPGA開發(fā)板。測試建立的框圖如圖3所示，該設(shè)計中的開發(fā)板照片上標(biāo)識了左側(cè)是ispClock5406D板，右側(cè)是ECP3FPGA板。(請注意，兩個板之間使用SMA電纜傳輸時鐘信號。這是一個比集成的時鐘解決方案更具挑戰(zhàn)性的信號環(huán)境。)

　　EpsonCMOS振蕩器的工作頻率為78.125MHz，用作ispClock5406D的參考時鐘。ispClock5406D通過編程以4倍的參考頻率即312.5MHz，用作使用LatticeECP3FPGA實現(xiàn)的XAUI設(shè)計的時鐘源。使用片上ECP3的CDR/PLL塊，實現(xiàn)了超低抖動、頻率為312.5MHz10倍的參考時鐘。3.125GHz時鐘分配給高速的XAUI功能部分：SERDES的接收器(RX)和發(fā)送器(TX)塊以及8b10b解碼和編碼塊。

?

　　圖3：使用ispClock5406D的XAUI系統(tǒng)。

　　在抖動測試時，XAUI狀態(tài)機(jī)通過編程輸出標(biāo)準(zhǔn)的PRBS7測試圖形。這從TX塊和DOUT+/-信號上顯示出來，標(biāo)識于圖3中LatticeECP3FPGA塊的底部位置。這些輸出連接到AgilentDSO-81304B的輸入，以獲取詳細(xì)的抖動數(shù)據(jù)。圖4以圖形形式顯示了0℃下的重要測量結(jié)果。在-55℃和+85℃下也進(jìn)行了類似的測量。圖4底部的表格顯示了測試過程中的關(guān)鍵抖動測量結(jié)果?？偠秳訙y量值需滿足120ps(0.35UI)的XAUI標(biāo)準(zhǔn)，即時在最差的情況下，當(dāng)超過-55℃至+85℃溫度時，也必須滿足105.65ps和0.33UI。同樣，這些符合標(biāo)準(zhǔn)的結(jié)果是在使用兩塊獨立的開發(fā)板的情況下取得的。使用一塊板的話應(yīng)該產(chǎn)生更低的抖動結(jié)果。

?

　　圖4：抖動測試結(jié)果。

　　表1

?

　　ispClock5406D的配置存儲在片上非易失性存儲器中，可通過JTAG接口進(jìn)行再編程。器件上的許多功能還可以通過I2C接口進(jìn)行“即時”修改?；趇spClock5406D的系統(tǒng)的可編程特性支持許多附加功能，包括：TH和TCO時序裕度測量，有助于設(shè)計穩(wěn)定性的測試;使用發(fā)送和接收通道間獨立的偏移時鐘的裕度測試，提高了可制造性;在數(shù)據(jù)有效窗口的中心進(jìn)行準(zhǔn)確的時鐘對齊，增強了系統(tǒng)的可靠性。