通過對同步交流對交流（DC-DC）轉換器的功耗機制進行詳細分析，可以界定必須要改進的關鍵金屬氧化物半導體場效晶體管 （MOSFET）參數，進而確保持續(xù)提升系統(tǒng)效率和功率密度。分析顯示，在研發(fā)功率MOSFET技術的過程中，以往常見以QG和QGD（即RDS（on）×QG和RDS（on）×QGD）為基礎的因子 （FOM）已無法滿足需求，若堅持采用固定因子，將可能導致技術選擇無法達成優(yōu)化。通過此次分析的啟示，工程師們已定義一套FOM以應用于新的低壓功率MOSFET技術研發(fā)。由此產生的30伏特（V）技術以超級接面（Superjunction）為基礎概念，是DCDC轉換器的理想選擇；相較于橫向和分裂閘極溝槽MOSFET等競爭技術，該技術可同時提供特定的低RDS（on）、QG、 QGD、QOSS和高度閘極回跳抑制。 MOSFET損耗問題加劇 催生新功耗分析技術多相同步降壓轉換器是微控制器（MCU）以及其他運算密集型集成電路（IC），如數字信號處理器（DSP）和繪圖處理器（GPU）供電的拓撲結構選擇。在同步降壓轉換器內，兩個功率MOSFET串聯形成半橋結構。高處的MOSFET做為控制單結型FET；低處的MOSFET則為同步FET。此電路拓撲演變的關鍵點在于2000年時，引進Pentium 4微處理器以及相關的ATX12V電源規(guī)范，其中的功率軌（即轉換電壓） 從5伏特提高至12伏特，以達成微處理器需要快速增加電流的要求。因此而產生的工作周期變化使得功率MOSFET在性能優(yōu)化方面發(fā)生重大變革，并全面采用QGD×RDS（on）和QG×RDS（on）等效益指數作為功率MOSFET的性能指針。然而，過去10年以來，特定尺寸產品中此類FOM和RDS（on）已降低約十倍，QG和QGD已不再是影響功率MOSFET功耗的主要因素。就控制FET而言，MOSFET封裝和印刷電路板（PCB）聯機的寄生電感所產生的功耗可能超過由QGD產生的損耗。降低寄生電感的需求推動Power SO8封裝的普及化，并使整合動力的概念于2002年產生，即將控制和同步FET與MOSFET驅動器整合于四方形平面無接腳封裝（QFN）中，此概念于2004年獲英特爾（Intel）DrMOS規(guī)范采用。為解決功率MOSFET多面性的損耗問題，一系列日趨復雜的運算方式和效益指數逐被提出。在功耗機制研究領域中，最被看好的技術是利用如TSuprem4和Medici等TCAD工具制作詳細的行為模型，并結合詳細的電路仿真（如PSpice），進而產生詳細的功耗分析結果。雖然此方法可針對不同的功耗機制進行深入分析，但分析結果需轉換成一套以MOSFET參數為基礎的 FOM，以用于新技術的研發(fā)。