本文對(duì)硅微加速度計(jì)研究中的熱點(diǎn)——電容式加速度計(jì)和隧道式加速度計(jì)的微弱
信號(hào)檢測(cè)電路進(jìn)行了設(shè)計(jì)、測(cè)試及標(biāo)定，并對(duì)電容式加速度計(jì)及所設(shè)計(jì)的檢測(cè)電路進(jìn)行
了厚膜混合集成。
在了解梳齒式電容加速度計(jì)檢測(cè)原理的基礎(chǔ)上，完成了其差分檢測(cè)電路的設(shè)計(jì)，為
保證其線性度和提高量程，采用了閉環(huán)反饋控制電路。測(cè)試了所設(shè)計(jì)電路的分辨率，己
達(dá)10。6F。與電容式加速度計(jì)進(jìn)行了聯(lián)調(diào)，并進(jìn)行了傳感器的靜態(tài)及動(dòng)態(tài)測(cè)試，各項(xiàng)測(cè)
試均較理想。
對(duì)隧道式加速度計(jì)的檢測(cè)原理——隧道效應(yīng)，進(jìn)行了介紹，并對(duì)北京大學(xué)加工的隧
道式加速度計(jì)進(jìn)行了開環(huán)測(cè)試，及對(duì)系統(tǒng)進(jìn)行了SIMuLINK仿真用于指導(dǎo)隧道式加速
度計(jì)檢測(cè)電路中參數(shù)的設(shè)定。對(duì)三軸隧道式加速度計(jì)進(jìn)行了線性度測(cè)試及標(biāo)定。并對(duì)真
空封裝的隧道式加速度計(jì)進(jìn)行了PID設(shè)計(jì)及仿真。
電路集成可以使外圍檢測(cè)電路微型化，提高電路性能和穩(wěn)定性。采用厚膜混合集成
工藝完成了電容式加速度計(jì)及其檢測(cè)電路的集成，對(duì)厚膜混合集成所選用的元器件、材
料及制作工序進(jìn)行了詳細(xì)的論述，對(duì)集成后的電容式加速度傳感器進(jìn)行了功能測(cè)試，可
知其分辨率較之集成前提高了一個(gè)數(shù)量級(jí)。