CP測試與FT測試的區(qū)別

在集成電路（IC）制造與測試過程中，CP（ChipProbing，晶圓探針測試）和FT（FinalTest，最終測試）是兩個重要的環(huán)節(jié)，它們承擔(dān)了不同的...

2024-11-02 標(biāo)簽：集成電路測試晶圓 2.1k 0

STI隔離工藝的制造過程

STI 隔離工藝是指利用氧化硅填充溝槽，在器件有源區(qū)之間嵌入很厚的氧化物，從而形成器件之間的隔離。利用STI 隔離工藝可以改善寄生場效應(yīng)晶體管和閂鎖效應(yīng)。

2024-11-01 標(biāo)簽：晶圓工藝晶體管 3.2k 0

有源區(qū)工藝的制造過程

有源區(qū)工藝是指通過刻蝕去掉非有源區(qū)的區(qū)域的硅襯底，而保留器件的有源區(qū)。

2024-10-31 標(biāo)簽：晶圓工藝光刻 1.9k 0

GaAs晶圓的清洗和表面處理工藝

GaAs晶圓作為常用的一類晶圓，在半導(dǎo)體功率芯片和光電子芯片都有廣泛應(yīng)用。而如何處理好該類晶圓的清洗和進一步的鈍化工作是生產(chǎn)工藝過程中需要關(guān)注的點。

2024-10-30 標(biāo)簽：半導(dǎo)體晶圓GaAs 2k 0

混合鍵合的基本原理和優(yōu)勢

混合鍵合（Hybrid Bonding）是半導(dǎo)體封裝領(lǐng)域的新興技術(shù)，能夠?qū)崿F(xiàn)高密度三維集成，無需傳統(tǒng)的焊料凸點。本文探討混合鍵合的基本原理、相比傳統(tǒng)方法...

2024-10-30 標(biāo)簽：半導(dǎo)體晶圓封裝 4.1k 0

頂層金屬工藝是指什么

頂層金屬工藝是指形成最后一層金屬互連線，頂層金屬互連線的目的是實現(xiàn)把第二層金屬連接起來。頂層金屬需要作為電源走線，連接很長的距離，需要比較低的電阻，需要...

2024-10-29 標(biāo)簽：晶圓工藝光刻 1.5k 0

淺談芯片制造的完整流程

在科技日新月異的今天，芯片作為信息技術(shù)的核心部件，其制作工藝的復(fù)雜性和精密性令人嘆為觀止。從一粒普通的沙子到一顆蘊含無數(shù)晶體管的高科技芯片，這一過程不僅...

2024-10-28 標(biāo)簽：芯片半導(dǎo)體晶圓 3.2k 0

先進封裝技術(shù)的類型簡述

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，先進封裝作為后摩爾時代全球集成電路的重要發(fā)展趨勢，正日益受到廣泛關(guān)注。受益于AI、服務(wù)器、數(shù)據(jù)中心、汽車電子等下游強勁需求，半...

2024-10-28 標(biāo)簽：半導(dǎo)體晶圓封裝技術(shù) 2.5k 0

玻璃通孔技術(shù)的形成方法

3D IC的出現(xiàn)加速了對具有中介層功能的高密度I/O、低電損耗和低成本的需求。傳統(tǒng)的有機中介層由于尺寸穩(wěn)定性差、CTE不匹配和光刻限制而無法滿足此類需求...

2024-10-28 標(biāo)簽：芯片晶圓3D封裝 1.4k 0

金屬層2工藝是什么

金屬層2（M2）工藝與金屬層1工藝類似。金屬層2工藝是指形成第二層金屬互連線，金屬互連線的目的是實現(xiàn)把第一層金屬或者第三層金屬連接起來。

2024-10-24 標(biāo)簽：晶圓工藝光刻 1.5k 0

濕法蝕刻的發(fā)展

蝕刻的歷史方法是使用濕法蝕刻劑的浸泡技術(shù)。該程序類似于前氧化清潔沖洗干燥過程和沉浸顯影。晶圓被浸入蝕刻劑罐中一段時間，轉(zhuǎn)移到?jīng)_洗站去除酸，然后轉(zhuǎn)移到最終...

2024-10-24 標(biāo)簽：晶圓蝕刻 915 0

一片晶圓可以切出多少芯片

作為一名芯片工程師，經(jīng)常跟回來的wafer打交道，你知道一片成品的wafer具體有哪些部分組成嗎?

2024-10-23 標(biāo)簽：芯片集成電路半導(dǎo)體 6.1k 0

光刻工藝中分辨率增強技術(shù)詳解

分辨率增強及技術(shù)(Resolution Enhancement Technique, RET)實際上就是根據(jù)已有的掩膜版設(shè)計圖形，通過模擬計算確定最佳光...

2024-10-18 標(biāo)簽：晶圓分辨率光刻技術(shù) 2.7k 0

靜電吸盤的實現(xiàn)設(shè)計

在刻蝕機中，如果晶圓不能在托盤上平整放置，則會造成刻蝕離子的轟擊產(chǎn)生角度，同時，刻蝕時晶圓的散熱情況也會嚴(yán)重影響刻蝕速率。為了解決這些問題，工程師們開發(fā)...

2024-10-18 標(biāo)簽：靜電晶圓電極 2.7k 0

深入探索晶圓缺陷：科學(xué)分類與針對性解決方案

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，晶圓作為半導(dǎo)體制造的基礎(chǔ)材料，其質(zhì)量對最終芯片的性能和可靠性至關(guān)重要。然而，在晶圓制造過程中，由于多種因素的影響，晶圓表面和內(nèi)...

2024-10-17 標(biāo)簽：芯片晶圓半導(dǎo)體制造 4.2k 0

半導(dǎo)體制造過程解析

在這篇文章中，我們將學(xué)習(xí)基本的半導(dǎo)體制造過程。為了將晶圓轉(zhuǎn)化為半導(dǎo)體芯片，它需要經(jīng)歷一系列復(fù)雜的制造過程，包括氧化、光刻、刻蝕、沉積、離子注入、金屬布線...

2024-10-16 標(biāo)簽：芯片半導(dǎo)體晶圓 3.3k 0

晶圓微凸點技術(shù)在先進封裝中的應(yīng)用

先進封裝技術(shù)持續(xù)朝著連接密集化、堆疊多樣化和功能系統(tǒng)化的方向發(fā)展，探索了扇出型封裝、2.5D/3D、系統(tǒng)級封 裝等多種封裝工藝。晶圓微凸點技術(shù)已被廣泛應(yīng)...

2024-10-16 標(biāo)簽：晶圓封裝技術(shù)封裝工藝 2.9k 0

SiC MOSFET溝道遷移率提升工藝介紹

過去三十年，碳化硅功率半導(dǎo)體行業(yè)取得了長足的進步，但在降低缺陷方面依然面臨著重大挑戰(zhàn)。其主要問題是——碳化硅與柵氧化層之間的界面處存在著大量的缺陷。在N...

2024-10-16 標(biāo)簽：MOSFET半導(dǎo)體晶圓 2.5k 0