完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1697個(gè) 瀏覽:133445次 帖子:57個(gè)
目前市場(chǎng)上的主流FPGA供應(yīng)商主要有賽靈思和英特爾兩家,F(xiàn)PGA的基本構(gòu)成對(duì)于不同廠家來(lái)說(shuō)基本類同,英特爾Cyclone IV系列邏輯單元(LE)基本構(gòu)成如下。
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-29 標(biāo)簽:賽靈思 1.9k 0
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載9:Spartan
除了全局時(shí)鐘緩沖器外,Spartan-6還包含驅(qū)動(dòng)高速I(mǎi)/O時(shí)鐘區(qū)域的時(shí)鐘緩沖器。
了解可編程SoC在跨IIoT邊緣應(yīng)用程序中的作用及連接性
This webinar will provide insight into the role of All Programmable SoCs in ...
2018-11-21 標(biāo)簽:賽靈思soc應(yīng)用程序 1.9k 0
開(kāi)啟400G以太網(wǎng):Spirent 400G以太網(wǎng)測(cè)試系統(tǒng)
在法國(guó)尼斯舉行的2014WDM和下一代光纖網(wǎng)絡(luò)研討會(huì)上,思博倫通信 和 賽靈思公司討論了通過(guò)Spirent 400G以太網(wǎng)測(cè)試系統(tǒng)對(duì)華為NE5000E以...
DCM:即 Digital Clock Manager 數(shù)字時(shí)鐘管理,關(guān)于DCM的作用: 顧名思義DCM的作用就是管理,掌控時(shí)鐘的專用模塊。
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載12:Spartan
Spartan-6 器件最多包含6 個(gè)CMT,12 個(gè)PLL。PLL 的主要用途是作為頻率合成器,產(chǎn)生更寬范圍的頻率輸出,在與CMT 中的DCM 連接時(shí)...
MEMS替代石英方案 SiTime插旗急攻高端戰(zhàn)場(chǎng)
MEMS時(shí)鐘器件正全面收復(fù)石英市占。高舉“全硅時(shí)鐘技術(shù)”大旗的全硅MEMS時(shí)鐘廠商SiTime公司近期再祭殺手锏,迅速插旗智能手機(jī)/平板電腦及高端FPG...
All Programmable SoC 產(chǎn)品為賽靈思為設(shè)計(jì)人員提供了有力渠道
為了最大限度地提高系統(tǒng)性能,降低風(fēng)險(xiǎn),實(shí)現(xiàn)更快速和可預(yù)測(cè)的設(shè)計(jì)周期,Xilinx 推出了可編程領(lǐng)域的首套綜合設(shè)計(jì)方法。Xilinx 收集了專家用戶的最佳...
Skreens演示了最新消費(fèi)集成顯示平臺(tái)
當(dāng)今的消費(fèi)者正在以多種方式使用電視屏幕來(lái)觀看各種內(nèi)容, 包括線性電視、時(shí)移電視、OTT 電視廣播和在線視頻等;以及玩游戲、在社交媒體上發(fā)帖或與其他人在網(wǎng)...
Opal Kelly公司總部位于俄勒岡州波特蘭的 Opal Kelly 公司專門(mén)從事基于FPGA的USB模塊開(kāi)發(fā),曾大量推出基于賽靈思 FPGA的USB...
當(dāng)ISE調(diào)用ModelSim進(jìn)行仿真的時(shí)候,如果在FPGA設(shè)計(jì)中使用了Xilinx提供的的IP core或者其他的原語(yǔ)語(yǔ)句,ModelSim不添加X(jué)il...
100G以太網(wǎng)為8K有效負(fù)載做好準(zhǔn)備
借助最新設(shè)備,8K 超高清( 8K UHD )在專業(yè)人士和消費(fèi)者群體中正愈發(fā)普及。在此前的博客中,我們探討了身處更大規(guī)模的沉浸式媒體技術(shù)的前沿,8K 分...
靈活應(yīng)變的計(jì)算平臺(tái)才能滿足運(yùn)行卷積神經(jīng)網(wǎng)絡(luò)的嵌入式 AI 的要求
在傳統(tǒng)的 SoC 中,決定性能的特性如存儲(chǔ)器架構(gòu)和計(jì)算精確度等是固定的。最小值通常為 8 位,由核心 CPU 定義,不過(guò)就給定的算法而言最佳精度可能更低。
賽靈思FPGA設(shè)計(jì)技巧與應(yīng)用創(chuàng)新(二)
前面的博文中已經(jīng)提到了基于Sigma-Delta ADC采樣的數(shù)據(jù)采集系統(tǒng),并詳細(xì)說(shuō)了Sinc3抽樣濾波器的設(shè)計(jì)方法,在有詳細(xì)介紹。后來(lái)將前面的ADC也...
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 1.8k 0
通過(guò)芯片工藝和架構(gòu)為所有產(chǎn)品組合實(shí)現(xiàn)高功率效率
UltraScale+ 器件系列以低功耗半導(dǎo)體工藝(TSMC 16 納米FinFET+)為基礎(chǔ),與 7 系列 FPGA 及 SoC 相比,能將整體器件級(jí)...
FPGA開(kāi)發(fā)要掌握的六大基礎(chǔ)知識(shí)(3)
Xilinx FPGA開(kāi)發(fā)軟件為ISE.現(xiàn)在其版本更新比較快,大家現(xiàn)在常用的版本都在ISE12.1了。
logiADAK 汽車(chē)駕駛員輔助套件產(chǎn)品描述
logiADAK 套件可演示業(yè)界一流的自動(dòng)校準(zhǔn) IP(logiOWL 汽車(chē)自校準(zhǔn))。基于 logiOWL 的自動(dòng)校準(zhǔn)運(yùn)行完全嵌入在車(chē)輛中。此外,它還可在...
2019-07-31 標(biāo)簽:賽靈思自動(dòng)校準(zhǔn) 1.7k 0
Xilinx Virtex Ultrascale? FPGA 電源解決方案
PMP9475 12V 輸入?yún)⒖荚O(shè)計(jì)以緊湊高效的設(shè)計(jì)提供為 Xilinx's Virtex? Ultrascale? 系列 FPGA 供電時(shí)所需的所有電...
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載21:Spartan
為了更好的控制時(shí)鐘,Virtex-6器件分成若干個(gè)時(shí)鐘區(qū)域,最小器件有6個(gè)區(qū)域,最大器件有18個(gè)區(qū)域。每個(gè)時(shí)鐘區(qū)域高40個(gè)CLB。在時(shí)鐘設(shè)計(jì)中,推薦使用...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |