UltraScale+的安全鎖定

了解如何為UltraScale +設計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析（DPA），以在比特流配置之上增加額外的安全性。

2018-11-27 標簽：賽靈思功耗設計 2141 0

迅猛發(fā)展的模擬混合信號技術(shù)

AMS（模擬混合信號）技術(shù)賽靈思不同于其他公司的一個關(guān)鍵技術(shù)，而且也是讓賽靈思客戶在市場取得領(lǐng)先一代競爭優(yōu)勢的關(guān)鍵創(chuàng)新技術(shù)之一。賽靈思模擬市場營銷經(jīng)理S...

2013-01-15 標簽：賽靈思模擬技術(shù)AMS 2132 0

AXI VIP設計示例 AXI接口傳輸分析

賽靈思 AXI Verification IP (AXI VIP) 是支持用戶對 AXI4 和 AXI4-Lite 進行仿真的 IP。它還可作為 AXI...

2022-07-08 標簽：接口賽靈思仿真 2126 0

賽靈思的產(chǎn)品和方案成為培養(yǎng)創(chuàng)新型設計人才理想的設計平臺

賽靈思是 All Programmable 半導體技術(shù)的全球領(lǐng)導者，不僅致力于開發(fā)先進的創(chuàng)新型器件，支持全球數(shù)萬家用戶實現(xiàn)各種各樣的創(chuàng)新讓我們所居住的世...

2019-08-01 標簽：賽靈思嵌入式視覺5G無線 2119 0

四攝像頭環(huán)繞視圖的Xilinx目標設計平臺的演示

高級系統(tǒng)架構(gòu)師Paul Zoratti演示了針對四攝像頭環(huán)繞視圖的Xilinx目標設計平臺。

2018-11-27 標簽：賽靈思攝像頭設計 2117 0

II在Microblaze上的移植與使用專題(續(xù)3)

賽靈思的Spartan-3E Starter Kit開發(fā)板板上載有Intel的16 MByte (128 Mbit) 并行NOR Flash，F(xiàn)LASH...

2017-02-11 標簽：賽靈思EDK 2103 0

在SDAccel中進行調(diào)試

在SDAccel中進行調(diào)試

2018-11-29 標簽：fpga賽靈思編譯器 2099 0

關(guān)于云計算的講解介紹

賽靈思杰出工程師Ralph Witig向您講解了“云”是如何助力集中式計算，幫助數(shù)據(jù)中心滿足規(guī)模，聚集以及效率需求。

2018-11-29 標簽：數(shù)據(jù)賽靈思云計算 2087 0

如何在設計階段考慮降低XILINX的功耗

如何在設計階段考慮降低XILINX的功耗，最近Xilinx發(fā)布了不少關(guān)于使用serdes,ISERDES/OSERDES等基元設計一些很具創(chuàng)意性的接口。

2017-02-11 標簽：賽靈思Xilinx 2087 0

Virtex UltraScale 器件概述

賽靈思收發(fā)器具有無與倫比的信號質(zhì)量和自動適應性均衡特性，能確保最高水平的信號完整性和最快的串行鏈路實現(xiàn)方案。

2019-08-01 標簽：賽靈思Virtex 2082 0

UltraScale+ SEU解決方案的集成測試

了解如何為UltraScale +設計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析（DPA），以在比特流配置之上增加額外的安全性。

2018-11-26 標簽：賽靈思功耗設計 2078 0

成為Xilinx中的一員

加入我們，成為ONEXILINX團隊的一員。 我們正在招聘創(chuàng)新者，幫助我們開發(fā)最先進的All Programmable硬件和軟件技術(shù)，改變世界生活和工作方式。

2018-11-21 標簽：賽靈思硬件軟件 2058 0

在Nimbix云加速工作流中實現(xiàn)FPGA開發(fā)和運行

在本視頻中，Nimbix的首席技術(shù)官Leo Reiter討論了使用SDAccel開發(fā)環(huán)境和Xilinx FPGA卡在Nimbix云加速工作流中實現(xiàn)FPG...

2018-11-29 標簽：fpga賽靈思開發(fā) 2051 0

mMIMO有源天線單元結(jié)構(gòu)設計

AAU中的天線的性能特征包括增益、等效全向輻射功率(EIRP)、旁瓣電平、轉(zhuǎn)向角和仰角傾斜。

2022-10-11 標簽：天線賽靈思RF 2037 0