完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章：348個(gè) 瀏覽：27248次 帖子：90個(gè)
請問create_generated_clock該怎么使用呢？
FPGA設(shè)計(jì)中，生成時(shí)鐘分為兩大類：自動生成時(shí)鐘和用戶生成時(shí)鐘。
2024-01-25 標(biāo)簽：FPGA設(shè)計(jì)PLL電路 3421 0
FPGA時(shí)序約束之衍生時(shí)鐘約束和時(shí)鐘分組約束
在FPGA設(shè)計(jì)中，時(shí)序約束對于電路性能和可靠性非常重要。在上一篇的文章中，已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束。
2023-06-12 標(biāo)簽：fpgaFPGA設(shè)計(jì)pll 3384 0
最近調(diào)試芯片遇到一個(gè)選擇題，需要決定數(shù)據(jù)接口的接口標(biāo)準(zhǔn)，是選用LVDS差分接口還是CMOS單端接口。
2023-06-16 標(biāo)簽：CMOSFPGA設(shè)計(jì)差分信號 3307 0
FPGA的設(shè)計(jì)中，一個(gè)前級模塊A向下游模塊B發(fā)送數(shù)據(jù)，如下圖所示，當(dāng)下游模塊B不能及時(shí)處理數(shù)據(jù)時(shí)，希望前級模塊A停止發(fā)送數(shù)據(jù)，這個(gè)時(shí)候模塊B會通過一個(gè)反...
2023-09-06 標(biāo)簽：fpga模塊FPGA設(shè)計(jì) 3296 0
FPGA時(shí)序不收斂，會出現(xiàn)很多隨機(jī)性問題，上板測試大概率各種跑飛，而且不好調(diào)試定位原因，所以在上板測試前，先優(yōu)化時(shí)序，再上板。
2023-06-26 標(biāo)簽：FPGA設(shè)計(jì)寄存器RAM 3292 0
本文主要介紹verilog常用的循環(huán)語句，循環(huán)語句的用途，主要是可以多次執(zhí)行相同的代碼或邏輯。
2023-05-12 標(biāo)簽：fpgaFPGA設(shè)計(jì)verilog 3251 0
m序列的verilog實(shí)現(xiàn)以及使能信號解決跨時(shí)終域問題
根據(jù)《通信原理》一書可知，m序列是最長線性反饋移位寄存器的簡稱，它產(chǎn)生的偽隨機(jī)序列的周期與其反饋移存器級數(shù)有關(guān);
2023-06-16 標(biāo)簽：FPGA設(shè)計(jì)移位寄存器BPSK 3211 0
FPGA純verilog代碼實(shí)現(xiàn)圖像縮放
本設(shè)計(jì)將常用的雙線性插值和鄰域插值算法融合為一個(gè)代碼中，通過輸入?yún)?shù)選擇某一種算法
2023-06-06 標(biāo)簽：FPGA設(shè)計(jì)RAMRGB 3207 0
基于FPGA設(shè)計(jì)的醫(yī)學(xué)監(jiān)測用視力測試儀設(shè)計(jì)
實(shí)現(xiàn)用FPGA隨機(jī)生成不同方向的E， 通過VGA接口在顯示器上顯示，判斷測試者按的按鍵方向是否正確，通過幾輪測試計(jì)算并顯示最終視力測試結(jié)果的功能
2017-08-11 標(biāo)簽：fpgaFPGA設(shè)計(jì)視力測試儀 3149 2
Plunify推出Kabuto_可最大限度地減少和消除性能錯(cuò)誤
Plunify?基于機(jī)器學(xué)習(xí)技術(shù)的現(xiàn)場可編程門陣列（FPGA）時(shí)序收斂和性能優(yōu)化軟件供應(yīng)商，今天推出了Kabuto?，可最大限度地減少和消除性能錯(cuò)誤。
2018-07-04 標(biāo)簽：fpga設(shè)計(jì)plunify 3127 0
教你如何利用verilog輕松實(shí)現(xiàn)高分辨率DDS
上圖就是DDS的的FPGA實(shí)現(xiàn)框圖，完整的DDS還應(yīng)該在外面有DAC和低通濾波器的，然而很多時(shí)候我們是不需要這兩個(gè)的，因?yàn)樯蠄D的DDS輸出的信號就在數(shù)字...
2023-06-28 標(biāo)簽：FPGA設(shè)計(jì)ROM低通濾波器 3085 0
在FPGA設(shè)計(jì)中，復(fù)位電路是非常重要的一部分，它能夠確保系統(tǒng)從初始狀態(tài)開始啟動并保證正確運(yùn)行。本文將分別介紹FPGA中三種常用復(fù)位電路：同步復(fù)位、異步復(fù)...
2023-05-14 標(biāo)簽：fpgaFPGA設(shè)計(jì)寄存器 3065 0
第一步所指的Design通常是完全布局布線后的設(shè)計(jì)，如果是在工程模式下，可以直接在IDE中打開實(shí)現(xiàn)后的設(shè)計(jì)，若是僅有DCP文件，不論是工程模式或是非工程...
2019-07-25 標(biāo)簽：FPGA設(shè)計(jì)TCL手動布線 3054 0
存儲器是FPGA設(shè)計(jì)中的常用單元，對存儲器的操作，最基礎(chǔ)的就是讀寫操作，還有一種就是讀改寫操作，即先讀出存儲器中的數(shù)據(jù)，對其進(jìn)行修改后，再寫入存儲器。這...
2023-09-28 標(biāo)簽：fpgaFPGA設(shè)計(jì)存儲器 3044 0
高速信號傳輸過程中，并行傳輸因?yàn)榫€路同步難，抗干擾性差等缺點(diǎn)逐漸被串行技術(shù)取代；通過提高傳輸速率的方法，串行傳輸也可以實(shí)現(xiàn)很高的傳輸速度。
2023-06-16 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計(jì)DDR 3032 0
盡量少使用復(fù)位，特別是少用全局復(fù)位，能不用復(fù)位就不用，一定要用復(fù)位的使用局部復(fù)位；
2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)微處理器觸發(fā)器 3015 0
無論何時(shí)，在復(fù)雜的 FPGA 設(shè)計(jì)過程中，都不可避免地需要在模塊之間發(fā)送數(shù)據(jù)，實(shí)現(xiàn)這一點(diǎn)的常用的是 FIFO。
2022-09-20 標(biāo)簽：fpgaFPGA設(shè)計(jì)數(shù)據(jù) 3007 0
過采樣技術(shù)是數(shù)字信號處理者用來提高模數(shù)轉(zhuǎn)換器（ADC）性能經(jīng)常使用的方法之一，它通過減小量化噪聲，提高ADC的信噪比，從而提高ADC的有效分辨率［1］。...
2018-12-19 標(biāo)簽：fpgaFPGA設(shè)計(jì)Cyclone 2951 0
本應(yīng)用筆記介紹了FPGA (現(xiàn)場可編程門陣列)及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識產(chǎn)權(quán)(IP)。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢-響應(yīng)認(rèn)證被認(rèn)為...
2017-11-22 標(biāo)簽：fpga設(shè)計(jì) 2924 0
如何實(shí)現(xiàn)FPGA設(shè)計(jì)與PCB設(shè)計(jì)并行
電子工業(yè)背后的推動力是對更快、更便宜的產(chǎn)品的需求以及在競爭廠商之前將產(chǎn)品推向市場。IC技術(shù)的進(jìn)步一直以來就是促使功能增加和性能提高的主要因素之一，而FP...
2019-05-24 標(biāo)簽：icfpga設(shè)計(jì)pcb設(shè)計(jì) 2897 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
