完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12587個 瀏覽:618119次 帖子:7903個
基于多DSP互聯(lián)技術(shù)的頻譜監(jiān)測儀研究
隨著微波技術(shù)的廣泛發(fā)展,空間和地面電磁環(huán)境越來越復(fù)雜,無線電頻譜資源作為公共資源的一種,需要頻譜管理部門進(jìn)行有效的分配和監(jiān)控。特別是在頻帶日益擁擠、自然...
2015-08-03 標(biāo)簽:DSPFPGA頻譜監(jiān)測儀 864 0
基于可編程邏輯器件實(shí)現(xiàn)航姿計(jì)算機(jī)的設(shè)計(jì)
捷聯(lián)慣導(dǎo)中的航姿計(jì)算機(jī)實(shí)現(xiàn)數(shù)字平臺導(dǎo)航,需要在復(fù)雜運(yùn)算的同時還能夠高速、準(zhǔn)確地完成多種傳感器測量數(shù)據(jù)的采集以及航姿結(jié)果和系統(tǒng)狀態(tài)的傳送。通常的做法都是用...
2020-08-20 標(biāo)簽:傳感器fpga計(jì)算機(jī) 864 0
基于FPGA的六自由度機(jī)器人視覺伺服控制方案設(shè)計(jì)
? 機(jī)器人視覺系統(tǒng)的硬件選擇直接影響圖像采集,圖像的質(zhì)量和后期的處理,并影響整個控制系統(tǒng)的實(shí)時性,所以應(yīng)根據(jù)要求和這些硬件性能,嚴(yán)格選擇硬件?;谝辽?..
未來只有懂FPGA開發(fā)的人才堪稱計(jì)算機(jī)專家?
由于微電子和超大規(guī)模集成電路工藝技術(shù)設(shè)備的缺失,使國人根本沒有條件能夠自由地進(jìn)入這個領(lǐng)域體驗(yàn),這是一個嚴(yán)重的問題。
2017-02-11 標(biāo)簽:FPGA嵌入式計(jì)算機(jī) 863 0
英特爾Agilex FPGA的架構(gòu)優(yōu)勢與解決方案
在當(dāng)今數(shù)字化進(jìn)程中,從邊緣到核心網(wǎng)再到數(shù)據(jù)中心的市場轉(zhuǎn)型加速,數(shù)據(jù)洪流席卷而來,各領(lǐng)域?qū)?shù)據(jù)處理靈活性和敏捷性的需求達(dá)到新高度。Agilex FPGA應(yīng)...
基于FPGA技術(shù)的智能駕駛輔助系統(tǒng)設(shè)計(jì)方案
圖像的采集使用的是 NUOXI ZL-008 型號USB 攝像頭,該攝像頭支持分辨率640*480,幀率 30 幀/秒,增強(qiáng)像素數(shù)1200 萬,可以滿足...
在易靈思的器件上接收LVDS一般采用PLL接收,通過PLL產(chǎn)生兩個時鐘,一個是fast_clk,一個是slow_clk,分別用于處理串行數(shù)據(jù)和并行數(shù)據(jù)。...
技術(shù)分享!國產(chǎn)ARM + FPGA的SDIO通信開發(fā)介紹!
SDIO總線介紹SDIO(SecureDigitallnputandOutput),即安全數(shù)字輸入輸出接口。SDIO總線協(xié)議是由SD協(xié)議演化而來,它主要...
在調(diào)試FPGA電路時要遵循必須的原則和技巧,才能降低調(diào)試時間,防止誤操作損壞電路。通常情況下,能夠參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。
2017-02-11 標(biāo)簽:FPGA 859 0
NVMe IP高速傳輸卻不依賴XDMA設(shè)計(jì)之五:DMA 控制單元設(shè)計(jì)
DMA 控制單元負(fù)責(zé)控制 DMA 傳輸事務(wù), 該單元承擔(dān)了 DMA 事務(wù)到 NVMe 事務(wù)的轉(zhuǎn)換任務(wù), 使用戶對數(shù)據(jù)傳輸事務(wù)的控制更加簡單快捷。 DMA...
采用StratixII系列的EP2S60FPGA芯片實(shí)現(xiàn)報文內(nèi)容過濾算法研究分析
可見,位置i上的hash函數(shù)可以通過i-1位置上的hash函數(shù)簡單的算出。并且如果dij=di+1j的話,可見t時刻的hi和t+1時刻的hi-1是相同的...
要想充分發(fā)揮集成的無線系統(tǒng)優(yōu)勢,要求在更長距離內(nèi)有足夠的可靠性,以便讀取的任何數(shù)據(jù)都能直接發(fā)送到護(hù)理站的中心控制系統(tǒng)中,這涉及到信號穿過幾個中間病房墻體...
FPGA(現(xiàn)場可編程門陣列)的通用語言主要是指用于描述FPGA內(nèi)部邏輯結(jié)構(gòu)和行為的硬件描述語言。目前,Verilog HDL和VHDL是兩種最為廣泛使用...
采用可編程邏輯器件實(shí)現(xiàn)圖像目標(biāo)發(fā)生器的應(yīng)用方案
在CCD圖像采集中,需要對圖像采集系統(tǒng)的性能進(jìn)行評估,而由于CCD相機(jī)的研制時間長,研制成本高,并且不易于控制,因此,研制出開發(fā)周期短、易于控制的圖像目...
采用VHDL語言在FPGA上實(shí)現(xiàn)WolfMCU體系結(jié)構(gòu)的設(shè)計(jì)
基于以上討論,可以看出ASIP+FPGA設(shè)計(jì)模式可以從很大程度上解決引言中提到的兩個難題。為了進(jìn)行更深入的研究,我們對該設(shè)計(jì)模式進(jìn)行了嘗試,用VHDL硬...
在本文中,我們將采用Lavrenko和Croft提出的相關(guān)性模型 [6]。這一理念適用于信息過濾任務(wù),可通過生成概率語言模型確定傳入文檔是否與主題配置文...
在數(shù)字信號處理領(lǐng)域 FPGA 同樣所向披靡,主要是因?yàn)樗母咚俨⑿刑幚砟芰ΑPGA最大優(yōu)勢是其并行處理機(jī)制,即利用并行架構(gòu)實(shí)現(xiàn)數(shù)字信號處理的功能。
2022-08-31 標(biāo)簽:fpga數(shù)字信號處理通信系統(tǒng) 851 0
半導(dǎo)體存儲器是一種能存儲大量二值信息的半導(dǎo)體器件。在電子計(jì)算機(jī)以及其他一些數(shù)字系統(tǒng)的工作過程中,都需要對大量的數(shù)據(jù)進(jìn)行存儲。因此,存儲器也就成為了數(shù)字系...
智能城市利用信息和通信網(wǎng)絡(luò)以及互聯(lián)網(wǎng)技術(shù)來解決城市難題,旨在大幅改善宜居性和資源可持續(xù)性。預(yù)測顯示[1],全球智能城市產(chǎn)業(yè)到 2020年市值將超過 40...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |