完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12748個(gè) 瀏覽:626990次 帖子:7950個(gè)
應(yīng)對(duì)智能網(wǎng)卡設(shè)計(jì)的挑戰(zhàn)
了解網(wǎng)絡(luò)基礎(chǔ)設(shè)施功能迅速增長(zhǎng)的一種便捷方法是回顧一下過去四十年的發(fā)展歷程(如下圖所示)。蜂窩網(wǎng)絡(luò)技術(shù)的創(chuàng)新,加上新型的數(shù)據(jù)存儲(chǔ)和搜索技術(shù),正在轉(zhuǎn)變行業(yè)的...
2022-08-08 標(biāo)簽:處理器fpga傳輸數(shù)據(jù) 906 0
用FPGA和完整的IP解決方案優(yōu)化汽車電氣架構(gòu)設(shè)計(jì)
過去十年來(lái),車載網(wǎng)絡(luò)架構(gòu)變得越來(lái)越復(fù)雜。雖然車載網(wǎng)絡(luò)協(xié)議的數(shù)量有所減少,但實(shí)際部署的網(wǎng)絡(luò)數(shù)量卻有顯著增加。這就提出了網(wǎng)絡(luò)架構(gòu)的可縮放性問題,并且要求為滿...
2014-03-31 標(biāo)簽:FPGA 903 0
FPGA Verilog HDL語(yǔ)法之編譯預(yù)處理
Verilog HDL語(yǔ)言和C語(yǔ)言一樣也提供了編譯預(yù)處理的功能。“編譯預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個(gè)組成部分。Verilog HDL語(yǔ)言...
USB 頻譜分析儀的性能差異很大。在低端,它們相對(duì)簡(jiǎn)單,提供非常低的成本和基本性能。在高端,許多測(cè)試儀器可以與更大、更昂貴的測(cè)試儀器競(jìng)爭(zhēng)。一些 USB ...
ALINX 國(guó)產(chǎn)化 FPGA SoM 核心板選型指南:紫光同創(chuàng) Kosmo2/Titan2/ Logos2/Logos 深度解析
作為紫光同創(chuàng)官方合作伙伴,ALINX 近日發(fā)布基于? Kosmo-2 系列新品 PG2K100 核心板 K100 。 ? 35mm×42mm 的精小尺寸...
2025-06-23 標(biāo)簽:FPGA核心板紫光同創(chuàng) 900 0
AI Transformer模型支持機(jī)器視覺對(duì)象檢測(cè)方案
使用機(jī)器視覺進(jìn)行對(duì)象檢測(cè)需要 AI 模型/算法在 AI 芯片、FPGA 或模塊上運(yùn)行。它們通常被稱為“人工智能引擎”。在首次訓(xùn)練后,可以部署 AI 模型...
靜態(tài)時(shí)序分析是一種重要的邏輯驗(yàn)證方法,設(shè)計(jì)者根據(jù)靜態(tài)時(shí)序分 析的結(jié)果來(lái)修改和優(yōu)化邏輯,直到設(shè)計(jì)滿足要求。
使用高速數(shù)據(jù)轉(zhuǎn)換器快速取得成功的關(guān)鍵
無(wú)論是設(shè)計(jì)測(cè)試和測(cè)量設(shè)備還是汽車激光雷達(dá)模擬前端(AFE),使用現(xiàn)代高速數(shù)據(jù)轉(zhuǎn)換器的硬件設(shè)計(jì)人員都面臨高頻輸入、輸出、時(shí)鐘速率和數(shù)字接口的嚴(yán)峻挑戰(zhàn)。問題...
2023-03-22 標(biāo)簽:fpga轉(zhuǎn)換器激光雷達(dá) 898 0
萊迪思助力構(gòu)建安全和有彈性的數(shù)字生態(tài)系統(tǒng)
隨著復(fù)雜的勒索軟件、固件攻擊以及AI和ML的廣泛使用等威脅不斷增加,新的法規(guī)和標(biāo)準(zhǔn)(如國(guó)家安全局的商業(yè)國(guó)家安全算法(CNSA)套件)激增,以幫助組織解決...
監(jiān)控器監(jiān)控關(guān)鍵電子負(fù)載
在電子系統(tǒng)中,監(jiān)控IC也扮演著類似的角色,密切關(guān)注微控制器、FPGA、ASIC和其他控制組件中的電壓電平。只有在電源軌穩(wěn)定在規(guī)定值內(nèi)后,這些IC才能啟用...
FPGA和ASIC之間界限正在模糊,F(xiàn)PGA為未來(lái)的ASIC提供設(shè)計(jì)架構(gòu)
該系列器件現(xiàn)在包括從基本的可編程邏輯一直到復(fù)雜的SoC。在各種應(yīng)用領(lǐng)域(包括汽車,AI,企業(yè)網(wǎng)絡(luò),航空航天,國(guó)防和工業(yè)自動(dòng)化等)中,F(xiàn)PGA可以使芯片制...
工業(yè)以太網(wǎng)協(xié)議的歷史及其優(yōu)勢(shì)
用戶不能使用標(biāo)準(zhǔn)以太網(wǎng)介質(zhì)訪問控制(MAC)來(lái)實(shí)現(xiàn)大多數(shù)工業(yè)以太網(wǎng)標(biāo)準(zhǔn);相反,需要專用的應(yīng)用特定型集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA),因...
在開發(fā)一個(gè)加速程序的之前,有一個(gè)很重要的步驟:正確設(shè)計(jì)程序架構(gòu)。開發(fā)人員需要明確軟件應(yīng)用程序中哪一部分是需要硬件加速的,并且它多少的并行量,以保證硬件加...
整個(gè)仿真結(jié)構(gòu)如圖1所示,由相位累加控制器和sin波形存儲(chǔ)器組成。仿真生成采樣率為44.1KHZ @1KHZ正玄波和余弦波(相位相差90度)。
一種采用像素積分單元陣列結(jié)構(gòu)的FPGA實(shí)現(xiàn)與性能分析
Adaboost 算法是Freund 和Schapire 于1995 年提出的,全稱為Adaptive Boosting。它是 Boosting 算法的...
現(xiàn)場(chǎng)可編程門陣列(FPGA)可以實(shí)現(xiàn)任意數(shù)字邏輯,從微處理器到視頻生成器或加密礦機(jī),一應(yīng)俱全。
智能攝像頭在我們這個(gè)技術(shù)驅(qū)動(dòng)的世界中應(yīng)用十分廣泛。這些獨(dú)立的視覺系統(tǒng)配備了傳感器、計(jì)算能力和基于人工智能的決策功能,使得它們不僅可以捕獲圖像,還可以提取...
在不改變?cè)瓉?lái)時(shí)序的情況下簡(jiǎn)化部分代碼
由于FPGA具有布線資源豐富,可重復(fù)編程和集成度高,投資較低的特點(diǎn),在數(shù)字電路設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用。
未來(lái)只有懂FPGA開發(fā)的人才堪稱計(jì)算機(jī)專家?
由于微電子和超大規(guī)模集成電路工藝技術(shù)設(shè)備的缺失,使國(guó)人根本沒有條件能夠自由地進(jìn)入這個(gè)領(lǐng)域體驗(yàn),這是一個(gè)嚴(yán)重的問題。
2017-02-11 標(biāo)簽:FPGA嵌入式計(jì)算機(jī) 892 0
fpga入門的基礎(chǔ)知識(shí) FPGA零基礎(chǔ)學(xué)習(xí)IIC協(xié)議驅(qū)動(dòng)設(shè)計(jì)
根據(jù)時(shí)序參數(shù),決定將IIC的速率定為50KHz。發(fā)送時(shí),數(shù)據(jù)改變?cè)赟CL的低電平的正中間;讀取時(shí),在SCL高電平的正中間進(jìn)行讀取。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |