完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:306個 瀏覽:130923次 帖子:562個
利用VHDL語言的FPGA試驗(yàn)箱設(shè)計洗衣機(jī)模擬程序
本設(shè)計利用vhdl硬件描述語言在FPGA試驗(yàn)箱設(shè)計洗衣機(jī)模擬程序。◆利用3個LED表示待機(jī)、正轉(zhuǎn)、反轉(zhuǎn)三種工作狀態(tài)。◆自行設(shè)定洗衣機(jī)循環(huán)次數(shù)(最大為16...
用VHDL語言創(chuàng)建一個8位算術(shù)邏輯單元(ALU)
在這個項目中,我們用 VHDL 語言創(chuàng)建一個 8 位算術(shù)邏輯單元 (ALU),并在連接到帶有輸入開關(guān)和 LED 顯示屏的定制 PCB 的 Altera ...
基于VHDL語言和CPLD器件實(shí)現(xiàn)頻譜電平動態(tài)顯示電路的設(shè)計
LED點(diǎn)陣顯示屏具有醒目、動態(tài)效應(yīng)好、省電節(jié)能、亮度較高、用途廣等優(yōu)點(diǎn),是現(xiàn)代 化城市的主要標(biāo)志之一。利用VHDL硬件描述語言設(shè)計了以CPLD器件為核心...
基于FPGA器件和VHDL語言實(shí)現(xiàn)波形及移相波形發(fā)生器的系統(tǒng)設(shè)計
標(biāo)準(zhǔn)時鐘(由晶振電路產(chǎn)生)加于進(jìn)制可編程的n進(jìn)制計數(shù)器,其溢出脈沖加于可預(yù)置初值的地址計數(shù)器,生成波形存儲器所需的地址信號,地址信號的產(chǎn)生頻率正比于時鐘...
基于FPGA硬件實(shí)現(xiàn)H.264變換量化整體結(jié)構(gòu)的設(shè)計方案
H.264高效的編碼效率是以其高復(fù)雜性為代價的,因此制約了它在高分辨率、實(shí)時處理等方面的應(yīng)用。而FPGA器件采用流水控制策略和并行處理方式,可為H.26...
采用FPGA采集卡與VHDL語言的灰度變換圖像增強(qiáng)算法設(shè)計
在此,采用基于點(diǎn)操作的增強(qiáng)方法,也稱為灰度變換。采用直接灰度變換方法實(shí)現(xiàn)增強(qiáng)原圖各部分的反差。實(shí)際中往往采用增加原圖里某兩個灰度值間的動態(tài)范圍來實(shí)現(xiàn)。在...
采用MT9M413芯片與VHDL語言實(shí)現(xiàn)高幀頻COMS相機(jī)電子學(xué)系統(tǒng)設(shè)計
互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器具有功耗低,集成度高和易于控制等特點(diǎn),其信噪比,光靈敏度和動態(tài)范圍等性能可與成熟的電荷耦合器件(CCD)圖像傳...
在PCI總線上采用CPLD技術(shù)實(shí)現(xiàn)多種板卡的設(shè)計
PLD(可編程邏輯器件)以其操作靈活、使用方便、開發(fā)迅速、投資風(fēng)險低的特點(diǎn),很快發(fā)展起來,并越來越受人們的矚目。PLD是可以由用戶在工作現(xiàn)場編程的邏輯器...
采用VHDL語言實(shí)現(xiàn)數(shù)據(jù)采集與控制系統(tǒng)軟IP核的設(shè)計
現(xiàn)代模擬仿真技術(shù)廣泛應(yīng)用在系統(tǒng)設(shè)計、系統(tǒng)分析以及教育訓(xùn)練中。在模擬過程中,存在大量向前端模擬裝置或仿真模塊發(fā)送指令數(shù)據(jù),以及從模擬工作設(shè)備上讀取狀態(tài)參量...
2019-05-03 標(biāo)簽:fpga控制系統(tǒng)vhdl 2.8k 0
利用VHDL語言和格雷碼對地址進(jìn)行編碼的異步FIFO的設(shè)計
FIFO (先進(jìn)先出隊列)是一種在電子系統(tǒng)得到廣泛應(yīng)用的器件,通常用于數(shù)據(jù)的緩存和用于容納異步信號的頻率或相位的差異。FIFO的實(shí)現(xiàn)通常是利用雙口RAM...
2019-08-02 標(biāo)簽:數(shù)據(jù)edavhdl 2.7k 0
eda技術(shù)與vhdl基礎(chǔ) eda的主要功能優(yōu)點(diǎn) 現(xiàn)代EDA技術(shù)的特點(diǎn)有哪些
EDA技術(shù)和VHDL是緊密相連的。在EDA設(shè)計中,VHDL通常用于描述數(shù)字電路的功能和行為,并通過邏輯分析器、仿真器等工具進(jìn)行仿真、分析和驗(yàn)證。EDA技...
FPGA從實(shí)現(xiàn)粘合邏輯逐步發(fā)展成為設(shè)計平臺的核心,在電子、通信以及航空航天等領(lǐng)域得到了廣泛應(yīng)用。本人最近實(shí)現(xiàn)的中頻軟件無線電硬件平臺,就以FPGA為核心...
文中在FPGA芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語言進(jìn)行編程,設(shè)計了以MC8051 IPCore為核心的控...
基于CPLD和VHDL實(shí)現(xiàn)時間控制器系統(tǒng)的設(shè)計
FUNC-CTRL模塊控制系統(tǒng)處于不同的功能狀態(tài),并產(chǎn)生不同的控制信號分別控制TIME-SET模塊和CLOCK模塊,而這3個模塊的輸出連接到COMPAR...
基于級聯(lián)結(jié)構(gòu)和VHDL語言的IIR數(shù)字濾波器在FPGA上實(shí)現(xiàn)設(shè)計
IIR數(shù)字濾波器在很多領(lǐng)域中有著廣闊的應(yīng)用。與FIR數(shù)字濾波器相比,它可以用較低的階數(shù)獲得高選擇性,所用存儲單元少,經(jīng)濟(jì)而效率高,在相同門級規(guī)模和相同時...
基于可編程邏輯器件和VHDL語言實(shí)現(xiàn)算術(shù)邏輯單元的設(shè)計
隨著可編程邏輯器件的發(fā)展,F(xiàn)PGA的應(yīng)用已經(jīng)越來越廣泛,且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢??删幊踢壿嬈骷﨔PGA以其高集成度...
基于FPGA的SPI串行方式自動發(fā)送技術(shù)設(shè)計
SPI接口應(yīng)用十分廣泛,在很多情況下,人們會用軟件模擬的方法來產(chǎn)生SPI時序或是采用帶SPI功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展,人們往往需要自...
深入淺出玩轉(zhuǎn)FPGA視頻:Quartus II調(diào)用ModeSim仿真實(shí)例
ModeSim是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù),編譯仿真速...
FPGA協(xié)處理的優(yōu)勢有哪些?如何去使用FPGA協(xié)處理?
傳統(tǒng)的、基于通用DSP處理器并運(yùn)行由C語言開發(fā)的算法的高性能DSP平臺,正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠?yàn)楫a(chǎn)品提供...
采用VHDL語言和EDA工具實(shí)現(xiàn)超高頻射頻標(biāo)簽數(shù)字電路
在研究讀寫器和射頻標(biāo)簽通信過程的基礎(chǔ)上,結(jié)合EPC C1G2協(xié)議以及ISO/IEC18000.6協(xié)議, 采用VHDL語言設(shè)計出一種應(yīng)用于超高頻段的射頻標(biāo)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |